【正文】 從而便于用戶開發(fā)應(yīng)用程序，同時(shí)也使應(yīng)用程序具有跨平臺(tái)的特性。 固化宏單元（硬核） ARM920T ARM7TDMI ARM720T ARM1022E 可綜合內(nèi)核（軟核） ARM926EJS ARM7TDMIS ARM1026EJS 測(cè)試芯片 ARM10200E 49 第二講 嵌入式系統(tǒng)的組成結(jié)構(gòu) 1 3 2 5 4 嵌入式系統(tǒng)的組成結(jié)構(gòu) 嵌入式系統(tǒng)的硬件組成 嵌入式操作系統(tǒng)涉及的幾個(gè)關(guān)鍵概念 嵌入式系統(tǒng)硬件涉及的幾個(gè)關(guān)鍵概念 嵌入式操作系統(tǒng) 50 2022/9/7 軟件組成 有時(shí)也叫板級(jí)支持包，是一個(gè)介于硬件與軟件之間的中間層次。 ?VLSI, SSI, Cirrus, Adaptec。 ?使用者負(fù)責(zé)設(shè)計(jì)制造。 ?多數(shù)的處理器和存儲(chǔ)器 48 IP核的商業(yè)模型 三種模式 計(jì)者提供設(shè)計(jì)和工具的許可證 ?DSP Group (Pine and Oak Cores), 3Soft, ARM。? Firm cores(“code+structure”)(固核） ?邏輯綜合后的描述； ?與工藝相關(guān)。 ?數(shù)字信號(hào)處理器 (DSP)； ?通信 : Ether controller, router。 ?多媒體處理 : MPEG/JPEG 。 ?存儲(chǔ)器 : RAM, memory controller。 ?IP復(fù)用意味著設(shè)計(jì)代價(jià)降低（時(shí)間，價(jià)格）。? D R A M 只要 1 只晶體管就可以實(shí)現(xiàn)。? 一個(gè) S R A M 單元通常由 4 6 只晶體管組成，當(dāng)這個(gè) S R A M 單元被賦予 0 或者 1 的狀態(tài)之后，它會(huì)保持這個(gè)狀態(tài)直到下次被賦予新的狀態(tài)或者斷電之后才會(huì)更改或者消失。1? S R A M 是 “ s ta tic R A M （ 靜態(tài)隨機(jī)存儲(chǔ)器） ” 的簡(jiǎn)稱，之所以這樣命名是因?yàn)楫?dāng)數(shù)據(jù)被存入其中后只要不掉電 ,不會(huì)消失。? N A N D 結(jié)構(gòu)能提供極高的單元密度，可以達(dá)到高存儲(chǔ)密度，并且寫入和擦除的速度也很快。? 1989 年，東芝公司發(fā)表了 N A N D fla s h 結(jié)構(gòu)，強(qiáng)調(diào)降低每比特的成本，更高的性能，并且象磁盤一樣可以通過接口輕松升級(jí)。片內(nèi)總線或內(nèi)部總線：連接CPU 內(nèi)部各主要功能部件片內(nèi)總線或內(nèi)部總線：連接CPU 內(nèi)部各主要功能部件片外總線： CP U與存儲(chǔ)器（ RAM 和 RO M）和 I/O 接口之間進(jìn)行信息交換的通道片外總線： CP U與存儲(chǔ)器（ RAM 和 RO M）和 I/O 接口之間進(jìn)行信息交換的通道數(shù)據(jù)總線 Dbus數(shù)據(jù)總線 Dbus地址總線 Abus地址總線 Abus控制總線 Cbus控制總線 Cbus總線分類42 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu) 寄存器 高速緩存SRAM 主存儲(chǔ)器DRAM 本地存儲(chǔ)器 Flash、ROM、磁盤 網(wǎng)絡(luò)存儲(chǔ)器 Flash、ROM、磁盤 時(shí)鐘周期 0 1—10 50—100 20220000 43 存儲(chǔ)器系統(tǒng) RAM：隨機(jī)存取存儲(chǔ)器， SRAM：靜態(tài)隨機(jī)存儲(chǔ)器， DRAM：動(dòng)態(tài)隨機(jī)存儲(chǔ)器 1） SRAM比 DRAM快 2） SRAM比 DRAM耗電多 3） DRAM存儲(chǔ)密度比 SRAM高得多 4） DRAM需要周期性刷新 ROM：只讀存儲(chǔ)器 FLASH：閃存 1FL A S H? NOR 和 N A N D 是現(xiàn)在市場(chǎng)上兩種主要的非易失閃存技術(shù)。 ⑶ 便于系統(tǒng)的擴(kuò)充和更新。 ◆ 總線結(jié)構(gòu)包括： 傳輸信息的 傳輸線路 和 總線控制邏輯 ◆ 嵌入式系統(tǒng)采用總線結(jié)構(gòu)有以下優(yōu)點(diǎn)： 總線和總線橋 ⑴ 簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。 總線 在同一時(shí)刻 ， 只能允許一對(duì)模塊或設(shè)備進(jìn)行信息交換 。 為各模塊間 ， 甚至模塊各部件之間提供公共的 、 標(biāo)準(zhǔn)化的信息通路 。 一般 CPU都提供了 cache的刷新和回寫機(jī)制，甚至有的 CPU還有 cache保護(hù)（即強(qiáng)制其不要對(duì)某一范圍內(nèi)的內(nèi)存使用 cache機(jī)制）。 CPU并不知道此時(shí) cache中的數(shù)據(jù)已經(jīng)過時(shí) 。 現(xiàn)假定外部設(shè)備有新的數(shù)據(jù)到來并發(fā)生了中斷 ， CPU在設(shè)定完 DMA控制器后繼續(xù) 其工作 ， DMA根據(jù)設(shè)定將 1M的新數(shù)據(jù)裝入 RAM中并通知 CPU新的數(shù)據(jù)到了 。 cache的操作都是同步的 ，但是如果在寫一個(gè)外部設(shè)備的驅(qū)動(dòng)時(shí)為了減少 CPU的參與 ,用 DMA來搬移數(shù)據(jù) ，那么 DMA搬移數(shù)據(jù)這個(gè)事件便是異步事件 。 CPU 高速緩存控制器 CACHE 主存 數(shù)據(jù) 數(shù)據(jù) 地址 Cache的設(shè)計(jì)思想 ： 把在一段時(shí)間內(nèi)、一定地址范圍中被頻繁訪問的信息集合，成批地從主存中讀到一個(gè)能 高速存取的小容量存儲(chǔ)器 中存放起來 ,供程序在這段時(shí)間內(nèi)隨時(shí)使用，從而減少或不再去訪問速度較慢的主存，以加快程序的運(yùn)行速度。 高速緩存的工作原理 依據(jù) ：程序和數(shù)據(jù)訪問的局部性原理。 超標(biāo)量執(zhí)行 ：超標(biāo)量 CPU采用多條流水線結(jié)構(gòu)。對(duì)于 ARM處理器的 3級(jí)流水線，以當(dāng)前 PC取指后， PC值會(huì)增加為 PC＋ 4。 在正常情況下，每條指令都被劃分成這樣 3個(gè)時(shí)鐘周期來完成，即指令執(zhí)行時(shí)間（ Latency）是 3周期。 操作 周期 1 2 3 4 5 6 ADD SUB MOV AND ORR EOR CMP RSB Fetch Decode。 ? 所有的操作都在寄存器中（單周期執(zhí)行）。 ? PC指向正被取指的指令，而非正在執(zhí)行的指令。 35 指令流水線 —以 ARM為例 ? 為增加處理器指令流的速度， ARM7 系列使用 3級(jí)流水線。 RISC：精簡(jiǎn)指令集（ Reduced Instruction Set Computer) 在通道中只包含最有用的指令 確保數(shù)據(jù)通道快速執(zhí)行每一條指令 使 CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡(jiǎn)單 傳統(tǒng)的 CISC指令集隨著計(jì)算機(jī)的發(fā)展引入了各種各樣的復(fù)雜指令，使得指令集和為此要實(shí)現(xiàn)這些指令的計(jì)算機(jī)體系結(jié)構(gòu)越來越復(fù)雜，已經(jīng)不堪重負(fù)。諾依曼體系的特點(diǎn)： ? 數(shù)據(jù)與指令都存儲(chǔ)在同一存儲(chǔ)空間中 ? 統(tǒng)一編址，指令和數(shù)據(jù)通過同一總線訪問 ? 被大多數(shù)計(jì)算機(jī)所采用 ARM7——馮諾依曼體系 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出 中央處理器 存儲(chǔ)器空間 程序 指令 0 指令 1 指令 2 指令 3 指令 4 數(shù)據(jù) 數(shù)據(jù) 0 數(shù)據(jù) 1 數(shù)據(jù) 2 地址 指令 地址 數(shù)據(jù) 缺點(diǎn) ： 取指令和存取數(shù)據(jù)要從同一個(gè)存儲(chǔ)空間存取，經(jīng)由同一總線 傳輸，因而它們無法重疊執(zhí)行 CP U外部存儲(chǔ)器接 口RA MRO MI/0 口 串行接口 并行接口DBAB馮 .諾依曼結(jié)構(gòu)示意圖30 哈佛體系結(jié)構(gòu) 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出 中央處理器 程序存儲(chǔ)器空間 指令 0 指令 1 指令 2 數(shù)據(jù)存儲(chǔ)器空間 數(shù)據(jù) 0 數(shù)據(jù) 1 數(shù)據(jù) 2 地址 指令 地址 數(shù)據(jù) 哈佛體系結(jié)構(gòu)的特點(diǎn)： ? 程序與數(shù)據(jù)在不同存儲(chǔ)空間；每個(gè)存儲(chǔ)器獨(dú)立編址、獨(dú)立訪問 ? 使用程序和數(shù)據(jù)總線，使數(shù)據(jù)吞吐率提高一倍 ? 適合于數(shù)字信號(hào)處理 大多數(shù) DSP都是哈佛結(jié)構(gòu) ARM9是哈佛結(jié)構(gòu) 1944年，哈佛大學(xué)的 Howard Aiken發(fā)明了 Harvard Mark系列計(jì)算機(jī)，并且在其中采用了 分開的 指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，這就是后來著名的“哈佛結(jié)構(gòu)” 由于取指令和存取數(shù)據(jù)分別經(jīng)由不同的存儲(chǔ)空間和不同的總線，使得各條指令可以重疊執(zhí)行，這樣，也就克服了數(shù)據(jù)流傳輸?shù)钠款i，提高了運(yùn)算速度。諾依曼體系結(jié)構(gòu) /哈佛體系結(jié)構(gòu) ?CISC/RISC ?影響 CPU性能的因素 ?存儲(chǔ)器系統(tǒng) ?I/O接口 嵌入式系統(tǒng)硬件涉及的幾個(gè)關(guān)鍵概念 29 馮 Motorola TI Power Trend嵌入式電源方案 美國(guó) ERICSSON電源模塊 日本 COSEL電源模塊 美國(guó) VICOR電源模塊 法國(guó) GAIA軍用電源 懷特電子高可靠性存儲(chǔ)器系列 IDT公司 FIFO及雙口 RAM Cypress公司高速 SRAM系列 現(xiàn)代電子公司 SDRAM系列 Intel公司 大容量 Flash系列 AMP公司接插件系列 AI公司 PCB插座系列 AMP amp。嵌入式外圍接口電路和設(shè)備接口嵌入式 處理器 可編程 邏輯器件 大容量 存儲(chǔ)器 電源模塊 解決方案 嵌入式系統(tǒng)周邊元器件 嵌入式系統(tǒng)必備接插件 PowerPC 微處理器 ARM微處理器 TMS320C6000系列 DSP TMS320C5000系列 DSP TMS320C2022系列 DSP TI公司其它 DSP系列 VirtexII Platform FPGA Virtex（ E） 系列 FPGA Spartan（ XL） 系列 FPGA SpartanII（ E） 系列 FPGA XC95(XL)系列 CPLD CoolRunner系列 CPLD 嵌入式系統(tǒng)構(gòu)成 Xilinx TI amp。? 目前發(fā)展的目標(biāo)是體積小、易攜帶和外觀設(shè)計(jì)新穎等。目前高端的嵌入式系統(tǒng)都留有一定的擴(kuò)展卡接口。? 目前一些高端的嵌入式系統(tǒng)都會(huì) 預(yù)留 可擴(kuò)展存儲(chǔ)設(shè)備接口，為日后用戶有特別需求時(shí)，可購(gòu)買符合擴(kuò)展接口規(guī)格的裝置，直接接入系統(tǒng)使用。嵌入式外圍接口電路和設(shè)備接口1設(shè)備擴(kuò)展接口? 簡(jiǎn)單的嵌入式系統(tǒng)如具有簡(jiǎn)單的記事本、備忘錄以及日程計(jì)劃等功能的 P DA ， 它所需要存儲(chǔ)的數(shù)據(jù)量并不需要很大的內(nèi)存。通信接口1輸入輸出設(shè)備CRT 、 LC D和觸摸屏等，構(gòu)成了嵌入式系統(tǒng)中重要的信息輸入輸出設(shè)備，應(yīng)用廣泛。? 外部存儲(chǔ)器 位于處理器外部，處于不同的芯片。 根據(jù)外圍設(shè)備的功能可分為以下 5類 : ? 存儲(chǔ)器 ? 通信接口 ? 輸入輸出設(shè)備 ? 設(shè)備擴(kuò)展接口 ? 電源及輔助設(shè)備 1存儲(chǔ)器? 存儲(chǔ)器按位置分為 內(nèi)部存儲(chǔ)器 和 外部存儲(chǔ)器 。 ? 屬于這些系列的嵌入式微處理器產(chǎn)品很多，有上千種以上。它的片上外設(shè)資源一般比較豐富，適合于控制，因此稱 微控制器 。? 單片機(jī)芯片內(nèi)部集成 ROM /EP RO M、 RA M、 總線、總線邏輯、定時(shí) /計(jì)數(shù)器、看門狗、 I/O 、 串行口、脈寬調(diào)制輸出、 A/D、 D/A 、 Fla sh R AM 、 EEP ROM 等各種必要功能和外設(shè)。? 流水線（ Pipeline）– 通常采用 單周期執(zhí)行指令 ，可能導(dǎo)致比較長(zhǎng)的流水線21 嵌入式微處理器的種類 ?1000多種硬件處理器，分為 MCU、 DSP、 MPU、 SOC ?ARM RISC （ ARM） ?TMS320 DSP（ TI） ?Trimedia （ Philips） ?StrongARM （ Intel） ?Xscale （ Intel） ?MIPS RISC （ MIPS） ?DragonBall（ Motorola） 1 . A R M 處理器處理器基于 A R M 核嵌入式芯片的典型應(yīng)用主要有：ARM應(yīng)用應(yīng)用消費(fèi)娛樂產(chǎn)品數(shù)字影像產(chǎn)品軍事電子工業(yè)控制產(chǎn)品移動(dòng)存貯無線產(chǎn)品存儲(chǔ)產(chǎn)品汽車產(chǎn)品網(wǎng)絡(luò)產(chǎn)品 安全產(chǎn)品典型的嵌入式處理器典型的嵌入式處理器1（ 1 ）嵌入式微控制器 (MCU)? 嵌入式微控制器的典型代表是單片機(jī)，它將 CPU 、 存儲(chǔ)器（少量的 RAM 、 ROM 或兩者都有）和其它外設(shè)封裝在同一片集成電路里。– 當(dāng)嵌入式系統(tǒng)中需要使用浮點(diǎn)運(yùn)算時(shí)，可采用 軟件模擬 的方式實(shí)現(xiàn)浮點(diǎn)運(yùn)算，只不過這樣要占用更多的處理器時(shí)間。 單芯片方式 (Single Chip) 芯片組方式 (Chip Set)：由微處理器主芯片和一些從芯片組成 20 嵌入式微處理器的集成度 ? 嵌入式微處理器是面向應(yīng)用的 ， 其片內(nèi)所包含的 組件的數(shù)目和種類 是由它的市場(chǎng)定