【正文】 。 但在電平觸發(fā)時 ， IE0或 IEl受外部引腳中斷信號 (或 )的直接控制 ， CPU無法控制 IE0或 IEl， 需要另外考慮撤除中斷請求信號的措施 ， 如通過外加硬件電路 ， 并配合軟件來解決；串行口中斷請求標志 TI和 RI也不能由硬件自動清除 ， 需要在中斷服務程序中 ， 用軟件來清除相應的中斷請求標志 。 第二章 3 11 CPU響應中斷請求后 ， 在中斷返回 (RETI)前 ， 該中斷請求信號必須撤除 ，否則會引起另外一次中斷 。 3)注意在保護現(xiàn)場和恢復現(xiàn)場 。 所以通常在中斷入口地址單元處存放 — 條無條件轉移指令 ， 這樣就可使中斷服務程序靈活地安排在 64KB程序存儲器的任何空間 。 4) 把被響應的中斷源服務 程序 入口地址 送入 PC， 輸入相應 中斷服務程序 。 CPU在中斷響應周期要完成下列操作： 1) 根據(jù)中斷請求源的優(yōu)先級高低 ， 使相應的優(yōu)先級狀態(tài)觸發(fā)器置 1。 也就是說 ， 在執(zhí)行 RETI或是訪問 IE、 IP的指令后 ， 至少需要再執(zhí)行 — 條其他指令 ， 才會響應中斷請求 。 TI RI SCON 2)SCON的中斷標志 第二章 35 二、 MCS— 51的中斷控制 中斷允許寄存器 IE— — 中斷的允許與開放 0：關INT 中 斷 01：開INT 中 斷 00：關T 中 斷1：開T 中 斷 001：開T 中 斷0：關T 中 斷0：關INT 中 斷1：開INT 中 斷11110：關T 中 斷1：開T 中 斷 221：開所 有中斷0：關所 有中斷1：開串 行口中斷0：關串 行口中斷位地址IE EAAF ADETACESABETAAEXA9ETA8EX 00112第二章 36 2．中斷優(yōu)先級寄存器 IP —— 中斷優(yōu)先級控制 ?內部自然優(yōu)先級： 入口地址 ? INT0 高 0003H ? T0 000BH ? INT1 0013H ? T1 001BH ? TI/RI 底 0023H 第二章 3 8 中斷處理過程一般分為三個階段 ， 即中斷響應 、 中斷處理和中斷返回 。 CPU響應中斷時，不能清除 TI， TI 2） RI()：串行口接收中斷標志位，當允許串行口接收數(shù)據(jù)時，每接收完一個串行幀，由硬件置位 RI。 1) TI（ ）：串行口發(fā)送中斷標志位。 6)TF1：片內定時器 T1溢出中斷請求標志 ， 其操作功能與 TF0類同 。 5)TF0：片內定時器 T0溢出中斷請求標志 。 4)1E1：外部中斷 1請求標志位 。 IE0＝ 1， 外部中斷 0向 CPU申請中斷 。 IT0=0 INT0為電平觸發(fā)方式 。 當通過串行口發(fā)送或接收完一幀串行數(shù)據(jù)時 ， 串行口中斷請求標志 TI或 RI置 1， 請求中斷處理 。 當定時器 T1產(chǎn)生溢出時 ， T1中斷請求標志 TF1置 l， 請求中斷處理 。 當定時器 T0產(chǎn)生溢出時 ，T0中斷請求標志 TF0 置 1， 請求中斷處理 。 一旦輸人信號有效 ，則向 CPU申請中斷 ， 并將中斷標志 IE1置 1。 2) 外部中斷 1請求 ， 由 。 可由用戶設定為兩種觸發(fā)方式 ， （ 電平觸發(fā)方式還是邊沿觸發(fā)方式 ） 。 都是可屏蔽的 ， 由軟件設定 。 分為兩級 —— 高級中斷和低級中斷 。 MCS51及其 5l子系列的其它成員都具有相同的中斷結構 。 注意：采用 R0、 R1或 DPTR寄存器間址方式訪問片外數(shù)據(jù)存儲器 。因此，片外要擴展的數(shù)據(jù)存儲器與程序存儲器各為 64KB。 關于數(shù)據(jù)存儲器 第二章 121 1）根據(jù)地址總線寬度，在片外可擴展的存儲器最大容量為64KB，地址范圍為 0000H～ FFFFH。 ～ P3 專用寄存器 P0～ P3分別是 I/O端口 P0～ P3的鎖存器 。 DPTR 16位的專用寄存器 ， 由高位字節(jié) DPH和低位字節(jié) DPL組成 。 特殊功能寄存器 D7 D6 D5 D4 D3 D2 D1 D0 Cy AC F0 RS1 RS0 OV P ＣＹ：進位標志位 ＡＣ：半進位標 ＦＯ：用戶標志位 ＲＳ１．ＲＳ０：工作寄存器組選擇 ＯＶ：溢出標志 P ：奇偶標志 RS1 RS0 寄存器組內部 RAM地址 0 0 工作寄存器組 0 00H～ 07H 0 1 工作寄存器組 1 08H～ 0FH 1 0 工作寄存器組 2 10H～ 17H 1 1 工作寄存器組 3 18H～ 1FH 第二章 120 SP 棧指針 SP為一個 8位專用寄存器 ， 每存入 (或取出 )一個字節(jié)數(shù)據(jù) ，SP就自動加 1(或減 1)， SP始終指向新的棧頂 。 PSW—— 8位寄存器 ， 用來存放程序狀態(tài)信息 。 標識符 名 稱 字節(jié)地址 *Acc 累加器 E0H *B B寄存器 F0H *PSW 程序狀態(tài)字 D0H SP 堆棧指針 81H DPTR 數(shù)據(jù)指針 (DPH和 DPL) 82H,83H *P0 口 0 80H *P1 口 1 90H *P2 口 2 A0H *P3 口 3 B0H *IP 中斷優(yōu)先級寄存器 B8H *IE 中斷控制寄存器 A8H TMOD 定時器方式寄存器 89H *TCON 定時器控制寄存器 88H 標識符 名 稱 字節(jié)地址 TH0 計數(shù)器 0高位 8CH TL0 計數(shù)器 0低位 8AH TH1 計數(shù)器 1高位 8DH TL1 計數(shù)器 1低位 8BH *SCON 串行口控制 98H SBUF 串行數(shù)據(jù)緩沖器 99H PCON 電源控制 97H 位地址的表示法 例： 位名稱 CY 、 RS0 ? 寄存器名加序號 ? 字節(jié)地址加序號 ? 直接位地址 00H 第二章 119 ACC — 累 加器 A在大部分的算術運算中存放某個操作數(shù)和運算結果 。 內部數(shù)據(jù)存儲器地址空間 8032／ 0852的高 128字節(jié) RAM和專用寄存器 (SFR)空間重合，通過不同尋址方式區(qū)別 第二章 44 三、特殊功能寄存器地址空間 共有 26個專用寄存器 SFR， 離散地分布在片內 RAM的高 128字節(jié)地址 80H～ 0FFH中 。 內部數(shù)據(jù)存儲器在物理上又可分成三部分：低 128字節(jié) RAM、高 128字節(jié) RAM(僅 8032／ 0852才有 )和專用寄存器 (SFR)。 這 16個單元共有 16 8＝ 128位 ,對應位地址 00H7FH。 內部和外部數(shù)據(jù)存儲器空間存在重疊 。MCS— 5l采用 16位的程序計數(shù)器 PC和 l6位的地址總線， 64KB片內、外的程序存儲器空間連續(xù)、統(tǒng)一 。 在物理上 有 4個相互獨立的存儲空間： 片內和片外程序存儲器；片內和片外數(shù)據(jù)存儲器。 復位后片內各專用寄存器的狀態(tài)如表 2—1。 如： MOV P1,0FFH MOV A, P1 第二章 2 4 單片機的片外三總線結構 第二章 2 5 第三節(jié) MCS51單片機的復位 MCS—5l的 RST／ VPD引腳是復位輸入端，其內的施密特觸發(fā)器用來抑制噪聲，它的輸出在每個機器周期的 S5P2由復位電路采樣一次。 4. 當 P0～ P4端口用作輸入時，為了避免誤讀，都必須先向對應的輸出鎖存器寫入“ l” ，使 FET截止。 3. P3口除了作通用 I／ O使用外，它的各位還具有第二功能。在具有片外擴展存儲器的系統(tǒng)中， P2口作為高 8位地址線， P0口作為雙向總線，分時作為低 8位地址和數(shù)據(jù)的輸入／輸出線。 (RD )：外部數(shù)據(jù)存儲器讀選通信號，低電平有效。 (T1)：定時／計數(shù)器 1外部事件計數(shù)輸入端 。 (INT1)：外部中斷 1輸入端 ， 低電平有效 。 (TXD)：串行輸出端 。 P2口在結構上比 P0口少了一個輸出轉換控制部分，多路開關 MUX的倒向由 CPU命令控制，且 P2口內部接有固定的上拉電阻。輸出驅動電路只有一個 FET場效應管，同時內部帶上拉電阻，此電阻與電源相連。這就是所謂的準雙向口。如果這時 T2是導通的，則引腳上的電位始終被鉗位在 0電平上，輸人數(shù)據(jù)不可能正確地讀人。在CPU的“寫鎖存器”信號驅動下，將內部總線上的數(shù)據(jù)寫入鎖存器中。每個端口都包含一個鎖存器、一個輸出驅動器和一個輸入緩沖器。 第二章 1 8 P1 P2 S1 振蕩周期 時鐘周期 機器周期 機器周期 指令周期 XTAL2 (OSC) S2 S3 S4 S5 S6 S1 S2 S4 S5 S3 S6 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P2 P2 P2 P2 P2 P2 P2 P2 P2 P2 P2 MCS51單片機各種周期的相互關系 第二節(jié) 并行 I/O接口 MCS－ 5l單片機內有四個 8位并行 I／ O端口，為 P0、 P P2和 P3。 MCS— 5l的指令周期含 1～ 4個機器周期不等 ， 其中多數(shù)為單周期指令 ， 還有 2周期和 4周期指令 。 MCS— 51的一個機器周期含有 6個時鐘周期 。 MCS— 51單片機中一個時鐘周期為振蕩周期的 2倍 。 2） 時鐘周期 —— 也稱為狀態(tài)周期 ， 用 S表示 。 圖 2—5所示 ， 為外部時鐘方式 。 第二章 1 6 三、振蕩器、時鐘電路及時序 MCS— 5l單片機內部有一個用于構成振蕩器的高增益反相放大器 ， 引腳 XTALl和 XTAL2分別是反相放大器的輸入端和輸出端 ， 由這個放大器與作為反饋元件的片外晶體或陶瓷諧振器一起構成了一個自激振蕩器 ， 如圖 2—4所示 。 第二章 1 4 MCS— 51的內部結構框圖 第二章 1 5 二 、 MCS— 51單片機的引腳功能 X1 X2 EA P S E N AL E RS T V C C GND 8051 P0 P1 P2 P3 P 0 0 ~P 0 7 P 1 0 ~P 1 7 P 2 0 ~P 2 7 P 3 0 ~P 3 7 40腳分三類： 電源線和時鐘信號線共 4根 VCC， GND——電源和地 +5V電源供電 ， X1——時鐘振蕩器輸入端，內部振蕩器輸入端； X2——時鐘振蕩器輸出端，內部振蕩器輸出端； 控制線 4根 RST—— 復位信號，晶振工作后 2個機器周期的高電平復位 CPU. ALE—— 地址鎖存信號訪問外部存儲器時該信號鎖存低 8位地址；無 RAM時， ALE為晶振 6分頻； PSEN——外部程序存儲器讀從程序存儲器中取指令或讀取數(shù)據(jù)時，該信號有效。 MCS51單片機由 8位 CPU、只讀存儲器 EPROM／ ROM、讀寫存儲器 RAM、并行 I／ O口、串行 I／ O口、定時器／計數(shù)器、中斷系統(tǒng)、振蕩器和時鐘電路等部分組成。 10) 1個布爾處理器 。 8) 具有 2個優(yōu)先級的 5個中斷源結構 (52子系列有 6個 )。 6) 128字節(jié)的片內 RAM(52子系列為 256字節(jié) )。 4) 64K外部程序存儲器的地址空間 。 2) 1個片內時鐘振蕩器和時鐘電路 。 五、單片機的發(fā)展 1）強化指令功能 2）增加各種接口部件 3）提高專用程度 第一章 11 補充內容： 計算機系統(tǒng)中的 數(shù)制 、 碼制復習 帶符號數(shù)的表示法 原碼、反碼、補碼 特點： ⑴ 8位二進制數(shù)表示原碼 、 反碼 、 補碼的范圍