【正文】 件的焊盤(pán)要求用隔熱帶與焊盤(pán)相連，對(duì)于超過(guò)5A以上大電流的焊盤(pán)不能采用隔熱焊盤(pán)，如圖所示： 為了避免器件過(guò)回流焊后出現(xiàn)偏位、立碑現(xiàn)象，對(duì)回流焊的0805 以及0805 以下片式元件兩端焊盤(pán)應(yīng)保證散熱對(duì)稱(chēng)性，（對(duì)于不對(duì)稱(chēng)焊盤(pán)）， 確定高熱器件的安裝方式易于操作和焊接，單靠元器件的引線腿及元器件本身不足充分散熱，應(yīng)采用散熱網(wǎng)、匯流條等措施來(lái)提高過(guò)電流能力，匯流條的支腳應(yīng)采用多點(diǎn)連接，盡可能采用鉚接后過(guò)波峰焊或直接過(guò)波峰焊接，以利于裝配、焊接；對(duì)于較長(zhǎng)的匯流條的使用，應(yīng)考慮過(guò)波峰時(shí)受熱匯流條與PCB 熱膨脹系數(shù)不匹配造成的PCB 變形。若因?yàn)榭臻g的原因不能達(dá)到要求距離，則應(yīng)通過(guò)溫度測(cè)試保證溫度敏感器件的溫升在降額范圍內(nèi)。 確定PCB 的表面處理鍍層，例如鍍錫、鍍鎳金或OSP 等。 4．6．21 五五規(guī)則： 印制板層數(shù)選擇規(guī)則，即時(shí)鐘頻率到5MHz或脈沖上升時(shí)間小于5ns，則PCB板須采用多層板，這是一般的規(guī)則，有的時(shí)候出于成本等因素的考慮，采用雙層板結(jié)構(gòu)時(shí)，這種情況下，最好將印制板的一面做為一個(gè)完整的地平面層。 解決的辦法是將電源層內(nèi)縮，使得電場(chǎng)只在接地層的范圍內(nèi)傳導(dǎo)。 4．6．20 20H規(guī)則： 由于電源層與地層之間的電場(chǎng)是變化的，在板的邊緣會(huì)向外輻射電磁干擾。 4．6．19 3W規(guī)則： 為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時(shí)，則可保持70%的電場(chǎng)不互相干擾，稱(chēng)為3W規(guī)則。 4．6．18 重疊電源與地線層規(guī)則： 不同電源層在空間上要避免重疊。在實(shí)際的制作中，PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印制板加工，同時(shí)對(duì)防止印制板翹曲也有一定的作用。 B. 對(duì)混合電路，也有將模擬與數(shù)字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。通常將高頻的部分布設(shè)在接口部分以減少布線長(zhǎng)度，當(dāng)然，這樣的布局仍然要考慮到低頻信號(hào)可能受到的干擾。 C. 在高速電路設(shè)計(jì)中，能否正確地使用去藕電容，關(guān)系到整個(gè)板的穩(wěn)定性。在多層板中，對(duì)去藕電容的位置一般要求不太高，但對(duì)雙層板，去藕電容的布局及電源的布線方式將直接影響到整個(gè)系統(tǒng)的穩(wěn)定性，有時(shí)甚至關(guān)系到設(shè)計(jì)的成敗。 4．6．13 倒角規(guī)則： PCB設(shè)計(jì)中應(yīng)避免產(chǎn)生銳角和直角，產(chǎn)生不必要的輻射，同時(shí)工藝性能也不好。 4．6．12走線長(zhǎng)度控制規(guī)則： 即短線規(guī)則，在設(shè)計(jì)時(shí)應(yīng)該盡量讓布線長(zhǎng)度盡量短，以減少由于走線過(guò)長(zhǎng)帶來(lái)的干擾問(wèn)題，特別是一些重要信號(hào)線，如時(shí)鐘線，務(wù)必將其振蕩器放在離器件很近的地方。 4．6．10 走線的分枝長(zhǎng)度控制規(guī)則： 盡量控制分枝的長(zhǎng)度，一般的要求是Tdelay=Trise/20。 4．6．9走線閉環(huán)檢查規(guī)則： 防止信號(hào)線在不同層間形成自環(huán)。 星形和菊花鏈為兩種基本的拓?fù)浣Y(jié)構(gòu), 其他結(jié)構(gòu)可看成基本結(jié)構(gòu)的變形, 可采取一些靈活措施進(jìn)行匹配。 B. 對(duì)于點(diǎn)對(duì)多點(diǎn)（一個(gè)輸出對(duì)應(yīng)多個(gè)輸出）連接，當(dāng)網(wǎng)絡(luò)的拓樸結(jié)構(gòu)為菊花鏈時(shí)，應(yīng)選擇終端并聯(lián)匹配。前者結(jié)構(gòu)簡(jiǎn)單，成本低，但延遲較大。 4．6．8 走線終結(jié)網(wǎng)絡(luò)規(guī)則： 在高速數(shù)字電路中，當(dāng)PCB布線的延遲時(shí)間大于信號(hào)上升時(shí)間（或下降時(shí)間）的1/4時(shí)，該布線即可以看成傳輸線，為了保證信號(hào)的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法，所選擇的匹配方法與網(wǎng)絡(luò)的連接方式和布線的拓樸結(jié)構(gòu)有關(guān)。 4．6．7 阻抗匹配檢查規(guī)則： 同一網(wǎng)絡(luò)的布線寬度應(yīng)保持一致，線寬的變化會(huì)造成線路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時(shí)會(huì)產(chǎn)生反射，在設(shè)計(jì)中應(yīng)該盡量避免這種情況。避免將不同的信號(hào)線在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號(hào)速率較高時(shí)，應(yīng)考慮用地平面隔離各布線層，用地信號(hào)線隔離各信號(hào)線。對(duì)一些特別重要，頻率特別高的信號(hào)，應(yīng)該考慮采用銅軸電纜屏蔽結(jié)構(gòu)設(shè)計(jì)，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實(shí)際地平面有效結(jié)合。 減小布線層與地平面的距離?？朔?dāng)_的主要措施是： 加大平行布線的間距，遵循3W規(guī)則。如果工作頻率達(dá)到或超過(guò)75MHz布線長(zhǎng)度應(yīng)在1英寸?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。 4．6．3 竄擾控制 串?dāng)_（CrossTalk）是指PCB上不同網(wǎng)絡(luò)之間因較長(zhǎng)的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用。4．6．2 地線回路規(guī)則（環(huán)路最小規(guī)則）： 即信號(hào)線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對(duì)外的輻射越少，接收外界的干擾也越小。當(dāng)由于高速信號(hào)的回流路徑遭到破壞時(shí)，應(yīng)當(dāng)在其他布線層給予補(bǔ)嘗。平面層一般用于電路的電源和地層（參考層），由于電路中可能用到不同的電源和地層，需要對(duì)電源層和地層進(jìn)行分隔，其分隔寬度要考慮不同電源之間的電位差，電位差大于12V時(shí)，分隔寬度為50mil，反之，可選2025mil 。阻抗控制層要按要求標(biāo)注清楚。為了減少層間信號(hào)的電磁干擾，相鄰布線層的信號(hào)線走向應(yīng)取垂直方向。4．6 高速PCB設(shè)計(jì)準(zhǔn)則4．6．1定義和分割平面層在高速數(shù)字電路設(shè)計(jì)中，電源與地層應(yīng)盡量靠在一起，中間不安排布線。4．5．6 如果電源的輸出負(fù)極接地，輸出負(fù)極獨(dú)立，與保護(hù)地一點(diǎn)接地，一般不通過(guò)外殼傳輸電流。4．5．4高頻電路的線跡必須經(jīng)過(guò)特別布置，甚至加上屏蔽以符合電磁干擾及射頻干擾的管制要求。4．5 模擬電路設(shè)計(jì)所牽涉的重要問(wèn)題：4．5．1電路板上與數(shù)字電路接地點(diǎn)分隔，數(shù)字和模擬部分分開(kāi)放置。耦合電容直接加于IC的電源及地PIN旁4．3．3銅箔寬度必須要能承受信號(hào)所需的最大電流，尤其是VCC及GND線必須設(shè)計(jì)較寬 線寬的設(shè)計(jì)標(biāo)準(zhǔn)見(jiàn)：IPC2221A 印制板設(shè)計(jì)通用標(biāo)準(zhǔn)，第35頁(yè)4．3．4有阻抗控制要求的網(wǎng)絡(luò)應(yīng)布置在阻抗控制層上4．4 EMI抑制方法：4．4．1接地線盡可能保持越短越好4．4．2線寬最好為長(zhǎng)度的1/54．4．3如PCB為雙層板時(shí)則保持電源和接地線盡可能靠