微型計(jì)算機(jī)原理與接口技術(shù)第八章-文庫(kù)吧資料
2025-08-10 16:14本頁(yè)面
【正文】 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 圖 818 ISA總線(xiàn) 36線(xiàn)插槽的引腳 表 83 ISA總線(xiàn) 36線(xiàn)引腳 類(lèi)型 引腳名稱(chēng) 符號(hào) 作用 地址總線(xiàn) 地址線(xiàn) LA17～LA23 它與 62PC線(xiàn)插槽上的地址線(xiàn) A0～ A19（ 已鎖存在地址鎖存器上的地址信號(hào) ） 一起構(gòu)成 24位地址總線(xiàn) 。 電源線(xiàn)及其它輔助線(xiàn) 晶體振蕩 OSC 晶體振蕩信號(hào)的頻率為 14. 31818MHZ， 周期為 70ns，占空比為 1／ 2。 系統(tǒng)總清 RESET DRV 使系統(tǒng)各部件復(fù)位 狀態(tài)線(xiàn) I／ O通道奇偶校驗(yàn) IOCHK 表示 I／ O通道上的擴(kuò)展存儲(chǔ)器的奇隅校驗(yàn)出錯(cuò) ， 使CPU進(jìn)入不可屏蔽中斷 （ NMI） 服務(wù)程序 。 其中 DACK0的響應(yīng)僅表明系統(tǒng)對(duì)存儲(chǔ)器刷新請(qǐng)求的響應(yīng) 。 DRQ1級(jí)別最高 ， DRQ3級(jí)別最低 。 請(qǐng)求信號(hào)要求由低到高的上升沿有效 。 I／ O寫(xiě) IOW 當(dāng) CPU(或 DMA控制器 )執(zhí)行 I／ O寫(xiě)命令時(shí) ， 該信號(hào)可以將數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)寫(xiě)入所選中的 I／ O端口中 。 存儲(chǔ)器寫(xiě) MEMW 當(dāng) CPU(或 DMA控制器 )執(zhí)行存儲(chǔ)器寫(xiě)命令時(shí) ， 該信號(hào)可以將數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)寫(xiě)入所選中的存儲(chǔ)單元中 。 當(dāng)它有效時(shí) ，迫使 CPU讓出對(duì)總線(xiàn)的控制權(quán) ， 而由 DMA控制器來(lái)控制三總線(xiàn) 。 控 制 總 線(xiàn) 地址鎖存允許 ALE 由總線(xiàn)控制器 8288產(chǎn)生 ， 當(dāng)它有效后產(chǎn)生由高電平到低電平的下降沿時(shí) ， 把 CPU送出的地址信號(hào)進(jìn)行鎖存 。 數(shù)據(jù)總線(xiàn) 數(shù)據(jù)線(xiàn) D0～ D7 為 CPU、存儲(chǔ)器或 I／ O設(shè)備提供傳輸數(shù)據(jù)信息的通路。當(dāng)傳送 I／ O地址時(shí)， PC／ XT機(jī)僅使用 A0～ A9。 Pc總線(xiàn)引腳見(jiàn)圖817。 （ 1） 常用的標(biāo)準(zhǔn)系統(tǒng)總線(xiàn) 1) PC總線(xiàn) 2) ISA總線(xiàn) 3) PCI總線(xiàn) 4) S－ 100總線(xiàn) 5) STD總線(xiàn) （ 2）常用的標(biāo)準(zhǔn)外部總線(xiàn) 1) IEEE— 488總線(xiàn)。 （ 1） 總線(xiàn)請(qǐng)求階段 （ 2） 尋址階段 （ 3） 傳輸階段 （ 4） 結(jié)束階段 總線(xiàn)標(biāo)準(zhǔn) 總線(xiàn)標(biāo)準(zhǔn) —— 指在計(jì)算機(jī)界承認(rèn)或推薦的系統(tǒng)中互連各個(gè)模塊 的標(biāo)準(zhǔn) 。 （ 4） 時(shí)序特性 時(shí)序特性定義總線(xiàn)中的每一根線(xiàn)在哪個(gè)時(shí)鐘周期有效 ， 即每根線(xiàn)的時(shí)序 。 （ 3） 電氣特性 電氣特性定義總線(xiàn)中的每一根線(xiàn)上信號(hào)的傳送方向 、 有效電平范圍 。 2） 數(shù)據(jù)總線(xiàn) 它們是傳送數(shù)據(jù)或代碼的雙向 、 三態(tài)總線(xiàn) 。 （ 2） 功能特性 功能特性描寫(xiě)的是總線(xiàn)中的每一根線(xiàn)所起的作用 。 DMA控制器的功能 1） 能向 CPU發(fā)出總線(xiàn)請(qǐng)求信號(hào) 2） 能實(shí)行對(duì)總線(xiàn)的控制 3） 能發(fā)送地址信號(hào)并對(duì)內(nèi)存儲(chǔ)器尋址 4） 能修改地址指針 5） 能向存儲(chǔ)器和外設(shè)發(fā)出讀／寫(xiě)控制信號(hào) 6） 能判斷 DMA傳送是否結(jié)束 7） 能發(fā)出 DMA過(guò)程結(jié)束信號(hào) ， 使 CPU能正常工作 DMA傳送操作過(guò)程 C P U 地址寄存器 字節(jié)計(jì)數(shù)器 狀態(tài)寄存器 控制寄存器 DMAC HOLD HLDA DREQ DACK 外設(shè) 外設(shè)接口 內(nèi)存儲(chǔ)器 圖 814 DMA控制器與系統(tǒng)的連接 DMA傳送操作的過(guò)程的步驟： （ 1） 初始化 DMAC （ 2） 外設(shè)通過(guò) DMAC向 CPU發(fā)出 DMA請(qǐng)求 （ 3） CPU響應(yīng) DMA請(qǐng)求 （ 4） DMAC接管總線(xiàn)的控制權(quán) （ 5） 實(shí)現(xiàn)數(shù)據(jù)傳送 （ 6） DMA結(jié)束 圖 815 DMA傳送操作的過(guò)程 外設(shè)通過(guò) DMAC向 CPU發(fā)出 DMA請(qǐng)求 CPU響應(yīng) DMA請(qǐng)求并交出總線(xiàn)控制權(quán) DMAC接收總線(xiàn)控制權(quán) 從源地址中讀取數(shù)據(jù) 把數(shù)據(jù)寫(xiě)入目標(biāo)地址中 字節(jié)計(jì)數(shù)器減 1 數(shù)據(jù)傳送結(jié)束 ? Y 修改地址指針 N DMAC初始化 DMA結(jié)束 總線(xiàn)技術(shù) 概述 總線(xiàn) 在微型計(jì)算機(jī)系統(tǒng)中 ， 采用一組公共的信號(hào)線(xiàn)作為微型 計(jì)算機(jī)各部件之間的通信線(xiàn) ， 這種用于各部件之間傳送 信息的公共信號(hào)線(xiàn)稱(chēng)為總線(xiàn) （ BUS） 。 1 2）輸出接口軟件 圖 812 查詢(xún)方式下輸出接口的程序框圖 初 始 化 讀 入 狀 態(tài) 忙否？ 輸入一數(shù)據(jù) → 外部 傳送完 N Y Y N 結(jié)束 開(kāi)始 例 84 設(shè)某接口的狀態(tài)端口地址為 STATE， 狀態(tài)位從 D7位輸入 ， 數(shù)據(jù)端口的地址為 OUTPORT， 輸出數(shù)據(jù)的總字節(jié)數(shù)為 OUTCOUNT，試編制查詢(xún)式輸出數(shù)據(jù)的程序段 。 解： 設(shè)輸入數(shù)據(jù)存放在內(nèi)存單元的首地址為 BUFF MOV SI， BUFF MOV CX， INCOUNT INPUT： IN AL， STATE TEST AL， 80H JZ INPUT IN AL， INPORT MOV [SI]， AL INC SI LOOP INPUT （ 2） 查詢(xún)方式下的輸出接口 1） 輸出接口硬件 圖 811 查詢(xún)方式下的輸出接口 M/IO A15～ A0 +5V WR(寫(xiě)數(shù)據(jù) ) RD(讀狀態(tài) ) I/O 譯碼 BUSY CS1 CS2 D7D0 D觸發(fā)器 D1(數(shù)據(jù)總線(xiàn) ) 選通信號(hào) 輸出 設(shè)備 數(shù) 據(jù) 鎖存器 (8位 ) Q R C D ACK amp。 2 amp。 ③ 如果狀態(tài)字表明該外設(shè)已處于 “ 就緒 ” 狀態(tài) ， 則進(jìn)行數(shù)據(jù) 的傳送 。 M/IO CS WR 圖 88 簡(jiǎn)單輸出接口 條件傳送方式 （ 查詢(xún)式傳送 ） 一個(gè)數(shù)據(jù)傳送的過(guò)程軟件必須由以下三個(gè)環(huán)節(jié)組成： ① CPU從狀態(tài)端口中讀取一個(gè)狀態(tài)字 。 1 RD WR D0 ┇ D7 CS A0 A1 A2 A0 A1 CPU 圖 86 僅使用 8086CPU偶地址
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1