【正文】 條線作為 PA 口和PB口同外設(shè)之間的聯(lián)絡(luò)信號線以及同 CPU之間的中斷請求線。 3．根據(jù)接口電路的功能，簡要說明 I／ O 接口電路應(yīng)包括哪些電路單元 解：接口電路必須實現(xiàn)如下功能： (1)實現(xiàn) CPU與外設(shè)之間的數(shù) 據(jù)傳送 ——數(shù)據(jù)鎖存器和三態(tài)緩沖器組成的數(shù)據(jù)端口； (2)在程序查詢的 I/O 方式中，便于 CPU與接口電路或外設(shè)之間用應(yīng)答方式來交換信 息 ——控制命令寄存器和狀態(tài)寄存器； (3)在中斷傳送的 I/O 方式中，必須提供各種中斷控制功能 ——中斷控制邏輯； (4)具有選擇接口電路中不同端口 (寄存器 )的功能 ——地址譯碼器； (5)能對地址譯碼器選中的端口實現(xiàn)讀寫操作 ——讀寫控制邏輯。 不同處：簡單的 I／ O 接口芯片的接口功能比較單一，接口 芯片在同 CPU與外設(shè)的硬件 連接固定后，接口電路的工作方式以及接口功能就固定了，無法用軟件來改變。 ACK*有效時， 表示外設(shè)已從 8255A的相應(yīng)端口接收到 CPU輸出的數(shù)據(jù)。 (8)ACK* 解：應(yīng)答信號。 8255A工作于方式 1 輸入時， 外設(shè)給 8255A的選通信號。 (6)IBF 解：輸入緩沖器滿， 8255A 工作于方式 1 輸入時由 8255A給外設(shè)的回答信號，表示外設(shè)輸入的數(shù)據(jù)已寫入輸入緩沖器，通知外設(shè)暫不送新數(shù)。 OBF*＝ “0”(有效電平 )時，表示 CPU已將數(shù)據(jù)送到 8255A的 PA 口或 PB口，并被鎖存在相應(yīng)端口上。通過軟件對 8255A中 PCi 的位操作來設(shè)定 INTE 是 “0”還是 “1”，以確定相應(yīng)數(shù)據(jù)口能否用于中斷傳輸， INTE=“1”，允許中斷， INTE＝ “0”，禁止中斷。這一對保證數(shù)據(jù)同步傳輸?shù)男盘柧€稱為 “聯(lián)絡(luò)信號 ”或 “握手信 號 ”。因此，片選是由指定的 I/O 地址選中接口芯片以使其進入電路工作狀態(tài)的過程。 第 5 章 并行接口 1．解釋題 (1)片選 解：片選信號以 CE*(或 CE)表示，只有當該信號 有效時才能使接口芯片進入電路工作狀態(tài)，以實現(xiàn)數(shù)據(jù)的輸入輸出。 中斷服務(wù)寄存器 ISR 用來記憶正在處理的中斷級別； 中斷屏蔽寄存器 IMR 用來存放 CPU送來的屏蔽信 號， IMR 中的某一位或某幾位為 “1”時，對應(yīng)的中斷請求被屏蔽。 9．簡要說明 8259A 中斷控制器中 IRR、 ISR和 IMR 三個寄存器的功能。 8086 最 多能處理 256 種不同的中斷類型。 7．簡要說明 8086 中斷的特點。 DMAC 內(nèi)部必須 有時序和讀寫控制邏輯。 (4)能決定傳送的字節(jié)數(shù)，并能判斷 DMA傳送是否結(jié)束 。 5．簡述 DMA 控制器 的特點及功能 解： DMA控制器是內(nèi)存儲器同外設(shè)之間進行高速數(shù)據(jù)傳送時的硬件控制電路，是一種 實現(xiàn)直接數(shù)據(jù)傳送的專用處理器，它必須能取代在程序控制傳送中由 CPU和軟件所完成的 各項功能；它的主要功能是： (1)MAC同外設(shè)之間有一對聯(lián)絡(luò)信號線 ——外設(shè)的 DMA請求信號 DREQ以及 DMAC向外設(shè)發(fā)出的 DMA響應(yīng)信號 DACK； (2)DMAC 在接收到 DREQ 后，同 CPU之間也有一對聯(lián)絡(luò)信號線 ——DMAC 向 CPU 發(fā)出總線請求信號 (HOLD 或 BUSRQ)， CPU在當前總線周期結(jié)束后向 DMAC 發(fā)出總線響 應(yīng)信號(HLDA或 BUSAK， DMAC 接管對總線的控制權(quán)，進入 DMA操作方式 。此時．外設(shè)同時進行數(shù)據(jù)傳送的準備工作。 解：查詢式數(shù)據(jù)傳送又稱 “異步傳送方式 ”或 “條件傳送方式 ”，其工作過程如下： 在實現(xiàn)數(shù)據(jù)傳送前必須首先讀取外設(shè)的當前狀態(tài)，檢查外設(shè)是否已經(jīng)準備好進行數(shù)據(jù)傳 送，如果外設(shè)尚未準備就緒 (通常由狀態(tài)信息 BUSY(忙 )有效或 READY(就緒 )無效表示 )， 則 CPU繼 續(xù)查詢外設(shè)狀態(tài)；如果外設(shè)已準備就緒 (通常由狀態(tài)信息 BUSY無效或 READY有效表示，則 CPU可通過數(shù)據(jù)端口進行輸入或輸出操作，以實現(xiàn)同外設(shè)的數(shù)據(jù)傳送 式的工作過程 解：采用中斷方式傳送數(shù)據(jù)，在硬件方面，在外設(shè)與 CPU之間必須有一個具有中斷控 制邏輯的接口電路，用來實現(xiàn)數(shù)據(jù)傳送的控制，也可以是一般的接口電路 (無中斷控制邏 輯 )加上一個專用的中斷控制器 (例如 8259A可編程中斷控制器 )，在軟件方面，必須編制 一段 “中斷服務(wù)程序 ”，以完成 CPU與外設(shè)之間的數(shù)據(jù)傳送。 數(shù)據(jù)信息、控制信息和狀態(tài)信息都是由 CPU的數(shù)據(jù)總線來傳送的。 控制信息是 CPU用 OUT 指令通過 “數(shù)據(jù)總線 ”經(jīng)接口中的 ??控制端口 ??向外設(shè)輸出的信息，用來控制外設(shè)的啟動與停止，選擇接口的工作方式以及把數(shù)據(jù)信息打入外設(shè)數(shù)據(jù)緩 沖器的選通信號。 2．請說明外設(shè)接口同外設(shè)之間的三種信息 ——數(shù)據(jù)信息、控制信息和狀態(tài)信息的作用 及傳送過程。 (8)溢出中斷： 8086 內(nèi)部中斷中的一種；當程序中遇到 INTO 指令，而且當前的溢出標志OF=1 時， 產(chǎn)生的中斷為溢出中斷。持殊 EOI 方 式是采用持殊 EOI 命令在中斷服務(wù)程序結(jié)束前向 8259A發(fā)出結(jié)束命令，用來清除正在服務(wù) 的中斷服務(wù)寄存器中的相應(yīng)位 (此時正在服務(wù)的中斷優(yōu)先級不一定是已置位中的最高位 )、 特殊 EOI 命令中帶有用于指定 ISR 中相應(yīng)位清零的三位編碼信息。這種 EOI 方式在第 2 個 INTA*響應(yīng)信號的后沿 (上升沿 )時，由 8259A自動清除 ISR 中己置位的中斷優(yōu)先級最高的位，不必在中斷服務(wù)程序結(jié)束前由 CPU向 8259A發(fā)出 EOI 命令。它適用于完全嵌套方式的中斷結(jié)束。入口地址由兩部分組成，即中斷服務(wù)程序第一條指令第一個字節(jié)的 “段基值 ”和 “偏移量 ” ，是兩個 16 位的邏輯地址，所以將入口地址稱為 “向量 ”。周期挪用并不減慢 CPU的操作，但可能需要復雜的時序電路，而且數(shù)據(jù)傳送過程是不連續(xù)的和不規(guī)則的。這些可以由 CPU用 IN和 OUT指令來讀寫的寄存器稱為 “I/O端口 ”。各種 I／ O卡都是 I/O接口，如 “打印卡 ”、 “顯卡 ”和 “聲 ”等。 (2)在無等待周期的情況下，從取指到執(zhí)行共需： 4 4 1/5MHz＝ s(一個總線周期 在無等待周期的情況下由 4 個時鐘周期 T 組成 )。因是奇地址字，需兩個總線周 期才能完成。 9． 8086CPU 執(zhí)行 MOV [2020H]， AX 指令，從取指到執(zhí)行指令最少需要多少時間？設(shè)時鐘頻率為 5MHz，該指令的機器碼為 4 個字節(jié)，存放在 1000H:2020H 開始的代碼段中 解： (1)該條指令的機器碼為 4 個字節(jié)存放在 1000H:2020H 開始的 4 個單元中。采用 74LS138 譯碼，每個輸出端對應(yīng) 4KB地址范圍，對 6116， A11 還需進行二次譯碼。 解： (1)譯碼地址線安排： 12KB ROM 需采用 3 片 2732， 8KB RAM 需采用 4 片 6116。 (2)由此可得該存儲器的地址范圍為： 68000H~6BFFFH ， 6C000H~6FFFFH 或 E8000H ～ EFFFFH ， EC000H—EFFFFH 是否應(yīng)為 (E8000H~EBFFFH) 8．使用 273 6116 和 74LS138 構(gòu)成一個存儲容量為 12KB ROM(00000H— 02FFFH)、 8KB RAM(03000H—04FFFH)的存儲系統(tǒng)。而上面求出的地址范圍 68000H～ 6FFFFH 是 A19 為 0 的情況，顯然當 A19 為 1 時，只要 A18~A14 為 “11011”和 “11010”也可選中該存儲芯片，此時地址范圍為 “E8000H—EFFFFH”。相當于 A14 末參加譯碼，因 此存在地址重疊。Y2*為低電平 A18~A14 為 “11010”， Y3*為低電平時 A18~A14 為 “11011”，因 此該存儲器的地址范圍為 11010000000000000000～ 11011111111111111111，即 68000H～ 6FFFFH。 存儲器芯片的片選信號 CS*同 “與門 3”的輸出端相連。 G2A*同 “與門 1”的輸出端相連，與門 1 的輸入為 RD*和 WR*、 當 RD*為有效低電平或 WR*為有效低電平時， G2A*有效 (低電平 )，也就是說無論是 “讀 ?? 或“寫 ”都能使 G2A*有效。 7．圖習 3—1 為一存儲器同 8086 的連接圖，試計算該存儲器的地址范圍，并說明該電路的特點。 (2)1024 1 位 RAM 構(gòu)成 128KB的存儲系統(tǒng)： 需要 128KB／ lK 8＝ 1024 片；片外地址譯碼需 10 位地址線； (3)2K 4 位 RAM 構(gòu)成 64KB的存儲系統(tǒng)： 需要 64KB/2K 2＝ 64 片；片外地址譯碼需 9 位地址線。 2732 有 8 條數(shù)據(jù)線，用于存 儲單元數(shù)據(jù)的讀出與寫入 (在編程工作時 )，有兩條控制信號線：芯片允許線 CE*用來選擇 該芯片，使其工作，輸出允許線 OE*用來把輸出數(shù)據(jù)送上數(shù)據(jù)線，只有當這兩條控制線同時 有效時，才能從輸出端得到讀出的數(shù)據(jù)，此為讀出時的條件；在編程工作時，要求 OE*線連 接編程電源 VPP＝ 21V， CE*接一個 50ms 低電平有效的 TTL 編程脈沖，每加一個這樣的負 脈沖，控制向一個地址寫入 —個 8 位的數(shù)據(jù) 6．用下列芯片構(gòu)成存儲系統(tǒng)，各需要多少個 RAM芯片 ?需要多少位地址作為片外地址譯碼 ?設(shè)系統(tǒng)為 20 位地址線，采用全譯碼方式。 解： 2732 是一種 4K 8 位的可擦除可編程序只讀存儲器芯片。用來鎖定 8 位行地址； CAS*—列地址選通信號，用 來鎖定 8 位列地址； WRITE*——讀寫控制信號，用來控制對 2164 芯片的讀與寫。數(shù)據(jù)線有 2 條，即 DIN(輸入數(shù)據(jù) )和 DOUT(輸出數(shù)據(jù) )，用來寫入或讀出一位數(shù)據(jù)信息。例如， CPU的地址線為 20 位，而內(nèi)存芯片的地址線為 11 位，則地址譯碼器的輸入可以是 高 9 位地址線 (A19~A11)；寫允許信號 WE*和輸出允許信號 OE*，這兩個信號是對存儲芯片 的寫和讀的控制信號，通常同 CPU的 WR*和RD*引腳相連。 6116 有 8 條數(shù)據(jù)線，用于存儲單元數(shù)據(jù)的讀出 與寫入。 3．試說明 6116 芯片各引腳的功能。 2．寫出下列容量的 RAM芯片片內(nèi)的地址線和數(shù) 據(jù)線的條數(shù)。 (3)“對準好 ”的字 解：在 8086 系統(tǒng)中要訪問的 16 值字的低 8 位字節(jié)存放在偶存儲體中，稱為 “對準好 ”的字，對于對準 好的字， 8086 CPU只要一個總線周期就能完成對該字的訪問： (4)奇偶分體 解： 8086 系統(tǒng)中 1M 字節(jié)的存儲器地址空間實際上分成兩個 512K字節(jié)的存儲體 —— “偶存儲體 ”和 “奇存儲體 ”，偶存儲體同 8086 的低 8 位數(shù)據(jù)總線 D0～ D7 相連，奇存儲體同 8086的高 8 位數(shù)據(jù)線 D8~D15 相連，地址總線的 A1～ A19 同兩個存儲體中的地址線 A0～ A18 相連，最低位地址線 A0 和 “總線高允許 ”BHE*用來分別選擇偶存儲體和奇存儲體。 第 3 章 存儲器及其接口 1．解釋題： (1)存儲器芯片的存儲容量 解：指存儲器芯片可以容納的二進制信息量，以存儲器地址寄存器的編址數(shù)與存儲字位 數(shù)的乘積表示，例如 6116 芯片的存儲器芯片的存儲容量為 2K 8 位，表示其地址線為 12 條，存儲字位數(shù)為 8 位。由兩條總線組成雙重獨立總線體系結(jié)構(gòu)， 一條是二級 Cache 總 線，另一條是處理器至主存儲器的系統(tǒng)總線，使 Pentium II 處理器的數(shù)據(jù)吞吐能力是單一總 線結(jié)構(gòu)處理器的 2 倍，而且二級Cache 的運行速度也比 Pentium 處理器高 2 倍； (4)采用新的封裝技術(shù) ——SEC，同主板連接采用 Slot1. Pentium III 處理器的基本結(jié)構(gòu)同 Pentium II 處理器，采用 Pentium Pro 的微結(jié)構(gòu)，具有數(shù) 據(jù)Cache與指令 Cache分開的 L1 Cache共 32KB，以及 512KB的 L2 Cache，最主要的特點是 增加了 70 條 SSE 指令集 (SSE—Streaming SIMD Extrnsion)，又稱 “MMX2指令集 ”(第 二代多媒體擴展指令集 )。 解： Pentium II 處理器把多媒體擴展技術(shù)(MMX 技術(shù) )融合入 Pentium Pro 芯片之中， 使 Pentium II 微處理器既保持了 Pentium Pro 原有的強大的處理功能，又增強了 PC 機在三維 圖形、圖像和多媒體方面的可視化計算功能相交互功能。結(jié)果大于最大值時當作最大值，結(jié)果小于 最小值時當作最小值，無需進行溢出處理； (3)具有積和運算能力， MMX 微處理器的 PMADDWD 指令 (緊縮字相乘并加結(jié)果 )即 “積和運算 ”，可大大提高向量運算和矩陣運算的速度，在音頻和視頻圖像的壓縮和解壓縮中經(jīng)常用到 。 解： Pentium MMX 處理器是具有多媒體擴展功能的奔騰芯片， MMX 即多媒體擴展， 是 為提高 PC 機處理多媒體和通信能力而推出的新技術(shù)。具有 3 種超標量結(jié)構(gòu)和 14 級超級流水線結(jié)構(gòu)，大大提高了處理器的并行處理能力。 Pentium， Pentium Pro 的主要區(qū)別是