【正文】 (s_ext_edge0=’1’ands_c_t0=’1’)thenIf s_count=conv_unsigned(65311，16)thens_tf0=’1’。由上述對定時(shí)器/計(jì)數(shù)器工作于模式0的原理分析可知，要實(shí)現(xiàn)這樣個(gè)電路，其VHDL 語言的結(jié)構(gòu)體應(yīng)該包括兩個(gè)大的部分：一是置中斷標(biāo)志位，二是改變計(jì)數(shù)寄存器的值，同時(shí)，改變計(jì)寄存器的值又可細(xì)分為兩塊一寫高8位寄存器和一寫低8位寄存器。當(dāng)計(jì)數(shù)值由全1再增1變?yōu)槿?時(shí)，時(shí)TF1置1，請求中斷，若TR1=1和ATE=1，則是否計(jì)數(shù)取決于INT 1引腳的信號，當(dāng)INT1引腳由0變1時(shí)，開始計(jì)數(shù)，當(dāng)INT1由1變0時(shí)，停止計(jì)數(shù)。TF1時(shí)定時(shí)器的溢出標(biāo)志。當(dāng)C/T=0時(shí)，選擇定時(shí)器方式，C/T=1時(shí)選擇計(jì)數(shù)器方式，引腳T1接外部輸入信號。在這種模式下，16位寄存器只用了13位，TL1高3位未用。GATE/INT0() TR0圖42 T0工作方式0結(jié)構(gòu) 振蕩器12分頻fosc TL0 TH0低8位 高8位TF0 控制（高電平有效） ≥1T0()amp。end process p_sample_to。end if。s_t0ff2=s_toff1。elseif clk’event and clk=。p_sample_t0:process(clk,reset)begin if reset=’1’then s_t0ff1=’0’。end process p_divide_clk。end if。elses_pre_count=s_pre_ount=conv_unsigned(1,1)。 else if clk’event and clk=。各進(jìn)程之間相互關(guān)聯(lián)，內(nèi)部信號將作為傳輸信息的紐帶。因此本設(shè)計(jì)實(shí)體的結(jié)構(gòu)體將有3個(gè)進(jìn)程來實(shí)現(xiàn)。所有的輸出信號全部送往控制器，用于及時(shí)更新特殊功能寄存器的內(nèi)容。圖中的輸入除時(shí)鐘CLK、復(fù)位RESET，外部中斷0 INT_0和外部中斷1 INT_1直接來自芯片的外部輸入之外，其余的輸入信號全部來自控制器。由以上對定時(shí)器/計(jì)數(shù)器功能和原理的一個(gè)整體性描述可知，本單元將必須以時(shí)序邏輯電路的方式來實(shí)現(xiàn)。對外部輸入信號的占空比并沒有什么限制，但為了確保某一給定的電平變化之前至少被采樣一次，則這一電平至少要保持一個(gè)機(jī)器周期。如果在第一個(gè)周期中采得的值為1，在下一個(gè)周期采得的值為0，則在緊跟著的再下一個(gè)周期的S3P1期間，計(jì)數(shù)值就增1。當(dāng)輸入信號產(chǎn)生由1到0的負(fù)跳變時(shí)，計(jì)數(shù)寄存器（TH0，TL0或TH1，TH1）的值增1。每個(gè)機(jī)器周期等于12個(gè)振蕩器周期，故計(jì)數(shù)速率為振蕩器頻率的1/12。它們分別為：1. 立即尋址2. 直接尋找3. 寄存器尋址4. 寄存器間接尋址5. 變址尋址6. 相對尋址7. 位尋址第四章MCS51單片機(jī)的定時(shí)模塊設(shè)計(jì) MCS51系列單片機(jī)有2個(gè)定時(shí)器/計(jì)數(shù)器，即定時(shí)器/計(jì)數(shù)器0和1，在專用寄存器TMOD（定時(shí)器方式）中，各有一個(gè)控制位（C/T），分別用于控制定時(shí)器/計(jì)數(shù)器0和1是工作在定時(shí)器方式還是計(jì)數(shù)方式。所謂的尋址方式就是尋找確定參與操作的數(shù)的真正地址。如果按功能可以講這些指令分為五類:數(shù)據(jù)傳送類(29條)、算術(shù)操作類(24條)、邏輯操作類(24條)、控制轉(zhuǎn)移類(17條)以及位變量操作類(17條)。 MCS51單片機(jī)的指令系統(tǒng)的實(shí)現(xiàn)原理MCS51系列單片機(jī)的指令系統(tǒng)采用匯編語言，它的指令系統(tǒng)是種簡明高效的指令系統(tǒng)，由42種助記符和7種尋址方式組合而成。串行口的接收、發(fā)送數(shù)據(jù)均可觸發(fā)中斷系統(tǒng)。MCS51系列單片機(jī)內(nèi)部有個(gè)功能很強(qiáng)的全雙工的串行口，該串行口有四種工作方式，波特率可以由軟件設(shè)置，由片內(nèi)的定時(shí)器/計(jì)數(shù)器產(chǎn)生。另個(gè)特殊功能寄存器TCON(定時(shí)器/計(jì)數(shù)器控制寄存器)用于T0和T1的啟動和停止計(jì)數(shù)，同事還包含了T0和T1的狀態(tài)。4種工作方式中，前三種方式對兩個(gè)定時(shí)器/計(jì)數(shù)器都是一樣的，方式3對兩者時(shí)不同的，這一點(diǎn)在設(shè)計(jì)時(shí)要注意。MCS51系列單片機(jī)有兩個(gè)可編程定時(shí)器/計(jì)數(shù)器，即定時(shí)器/計(jì)數(shù)器0和1。(4)片外數(shù)據(jù)存儲器中，數(shù)據(jù)區(qū)與用戶外部擴(kuò)展的I/O口統(tǒng)一編址。(3)位地址空間有兩個(gè)區(qū)域，即片內(nèi)RAM中的20H2陽的128位，以及SFR中的位地址(有些位沒有意義)。程序存儲器只能放置程序指令以及常數(shù)表格。這是因?yàn)椴捎昧瞬煌牟僮髦噶罴癊A控制選擇。使用各類存儲器，要注意以下幾點(diǎn):(1)地址的重疊性。MCS51給用戶提供了最多可以尋址64K字節(jié)的外部擴(kuò)充RAM能力。MCS51應(yīng)用系統(tǒng)往往是一個(gè)應(yīng)用系統(tǒng)。對于尚未定義的字節(jié)地址單元，用戶不能做寄存器使用，若訪問沒有定義的單元，則得到一個(gè)不確定的隨機(jī)數(shù)。寄存器符號前帶“*”為可進(jìn)行位尋址的SFR。SFR存在于單片機(jī)中，實(shí)質(zhì)上一些具有特殊功能的RAM單元，其地址范圍為80HFFH。特殊功能寄存器SFR是用來對片內(nèi)各功能單元進(jìn)行管理、控制、監(jiān)視的控制寄存器和狀態(tài)寄存器。單元中的每一位都有自己的位地址，同時(shí)這16個(gè)單元也可以進(jìn)行字節(jié)(8位)尋址。可以通過指令改變PSW中的RS1，RS0這兩位來切換寄存器區(qū)，這種功能給用戶程序保護(hù)寄存器內(nèi)容提供了極大的方便。作為用戶的數(shù)據(jù)存儲器，它能滿足大多數(shù)控制型應(yīng)用場合的需要，用作處理問題的數(shù)據(jù)緩沖器。MCS51系列單片機(jī)內(nèi)部有128個(gè)字節(jié)的隨機(jī)存儲器(RAM)，字節(jié)地址為00H80H。其分別是:“外部中斷0”對應(yīng)入口地址是“0003H”“定時(shí)器0中斷”對應(yīng)入口地址是“000BH”,”外部中斷1”對應(yīng)入口地址是“0013H”；“定時(shí)器1中斷”對應(yīng)入口地址是“001BH”；“串行口中斷”對應(yīng)入口地址是“0023H”。一個(gè)微機(jī)系統(tǒng)之所以能夠按照定的次序進(jìn)行工作，主要在于內(nèi)部存在著程序，程序?qū)嶋H上是由用戶程序形成的一串二進(jìn)制碼，該二進(jìn)制碼存放在程序存儲器之中，8031無內(nèi)部ROM，所以只能外擴(kuò)EPROM來存放程序MCS51最多可以外擴(kuò)64K字節(jié)程序存儲器，64K程序存儲器有5個(gè)單元具有特殊的用途。所以在此僅簡要介紹一下MCS51系列單片機(jī)的時(shí)序。其實(shí)不然，要分析各條指令的取指、執(zhí)行時(shí)序仍然是相當(dāng)復(fù)雜的。主振頻率越高，指令執(zhí)行速度越快。s以及4181。MCS51系列單片機(jī)的指令周期一般只有l(wèi)2個(gè)機(jī)器周期，只有乘、除兩條指令占4個(gè)機(jī)器周期，當(dāng)用12MHz晶體作主頻率時(shí)，執(zhí)行一條指令的時(shí)間，也就是一個(gè)指令周期為l181。一般情況下，算術(shù)邏輯操作發(fā)生在時(shí)相P1期間，而內(nèi)部寄存器之間的傳送發(fā)生在時(shí)相P2期間，這些內(nèi)部時(shí)鐘信號無法從外部觀測，故用XTAL2振蕩信號作參考，而ALE可以用作外部工作狀態(tài)指示信號用。每個(gè)機(jī)器周期由6個(gè)狀態(tài)周期組成，即S1，S2，S3，S4，S5，S6，而每個(gè)狀態(tài)周期又由兩個(gè)時(shí)相Pl，P2(即2個(gè)主振振蕩周期)。它只是根據(jù)所接收的指令，將來自累加器、程序或者數(shù)據(jù)存儲器的數(shù)據(jù)進(jìn)行相應(yīng)的算術(shù)或者邏輯運(yùn)算，然后將運(yùn)算結(jié)果以及程序狀態(tài)字寄存器PSW的相關(guān)位以結(jié)果的形式輸出。其中進(jìn)位標(biāo)志位Cy()、輔助進(jìn)位標(biāo)志位AC()和OV()在執(zhí)行算術(shù)和邏輯指令時(shí)，可以由硬件或者軟件(Cy可以有軟件置位或清零)改變，因此運(yùn)算器應(yīng)該有上述三位狀態(tài)改變的輸出信息。寄存器B是為執(zhí)行乘法和除法操作設(shè)置的，在不執(zhí)行乘、除法操作的一般情況下，可以把它當(dāng)一個(gè)普通的寄存器使用。累加器A是一個(gè)8位的累加器。ALU還具有一般微機(jī)的ALU所不具備的功能，即位處理操作，它可以對位(bit)變量進(jìn)行處理，如置位、清零、測試轉(zhuǎn)移以及邏輯“與”、“或”、“非”等操作。該模塊的功能是實(shí)現(xiàn)數(shù)據(jù)的算術(shù)運(yùn)算、邏輯運(yùn)算、位變量處理和數(shù)據(jù)傳送等操作。因此，下面就對應(yīng)上述分法，看看原始的MCS51系列單片機(jī)的上述四個(gè)部分以及存儲器各自的結(jié)構(gòu)和功能。因此也可以說是將MCS51系列單片機(jī)的內(nèi)核分成了運(yùn)算器、控制器、定時(shí)器/計(jì)數(shù)器、串行接口四個(gè)部分。自頂向下(TOPDown)的設(shè)計(jì)方法正是EDA技術(shù)相對于傳統(tǒng)電子設(shè)計(jì)方式的優(yōu)勢所在，也只有在EDA技術(shù)得到快速發(fā)展的今天才成為可能。8051芯片的主要特征包括:①64K程序存儲地址空間和64K數(shù)據(jù)存儲地址空間；②4K字節(jié)的片上程序存儲器和128字節(jié)的片上數(shù)據(jù)RAM；③8bit最優(yōu)化的用于控制應(yīng)用程序的CPU；④廣泛的布爾處理能力(singlebitlogie)(相當(dāng)于一個(gè)1 bit CPU)；⑤兩個(gè)16 bit的定時(shí)/計(jì)數(shù)器；⑥全雙工DART(通用異步接收發(fā)送器)；⑦具有兩個(gè)優(yōu)先級的5個(gè)中斷源；⑧32個(gè)雙向I/O口；⑨一個(gè)片內(nèi)振蕩器；如果按照功能劃分，MCS51系列單片機(jī)由8個(gè)部件組成，即微處理器(CPU)，數(shù)據(jù)存儲器(RAM)、程序存儲器(ROM)(其中8031無片內(nèi)程序存儲器)、I/O口(P0，P1，P2，P3)、定時(shí)/計(jì)數(shù)器、串行口、中斷系統(tǒng)以及特殊功能寄存器SFR(SpecialFunCtionRegister)。尤其是美國Internet司生產(chǎn)的MCS51系列單片機(jī)，由于其具有集成度高、處理能力強(qiáng)、可靠性高、系統(tǒng)結(jié)構(gòu)簡單、價(jià)格低廉等優(yōu)點(diǎn)，在我國己經(jīng)取得了廣泛的應(yīng)用，在智能儀器儀表、工業(yè)檢測控制、機(jī)電一體化等方面取得了令人矚目的成就。主要包括微處理器(CPU)、存儲器(RAM，ROM)、輸入/輸出接口(I/O)，定時(shí)/計(jì)數(shù)器等功能部件。改進(jìn)了軟件的LogicLock模塊設(shè)計(jì)功能，增添 了FastFit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。該平臺支持個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于Internet的協(xié)作設(shè)計(jì)。系統(tǒng)設(shè)計(jì)者現(xiàn)在能夠用Quartus II軟件評估HardCopy Stratix器件的性能和功耗，相應(yīng)地進(jìn)行最大吞吐量設(shè)計(jì)。 Altera Quartus II（）設(shè)計(jì)軟件是業(yè)界唯提供FPGA和固定功能HardCopy器件統(tǒng)設(shè)計(jì)流程的設(shè)計(jì)工具。 Quartus II 設(shè)計(jì)軟件改進(jìn)了性能、提升了功能性、解決了潛在的設(shè)計(jì)延遲等，在工業(yè)領(lǐng)域率先提供FPGA與maskprogrammed devices開發(fā)的統(tǒng)工作流程。QuartusII design 提供完善的 timing closure 和 LogicLock 基于塊的設(shè)計(jì)流程。Quartus II是Altera公司2001年推出的CPLD/FPGA開發(fā)工具，Quartus II提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；芯片（電路）平面布局連線編輯；LogicLock增量設(shè)計(jì)方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；功能強(qiáng)大的邏輯綜合工具；完備的電路功能仿真與時(shí)序邏輯仿真工具；定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析；可使用SignalTap II邏輯分析工具進(jìn)行嵌入式的邏輯分析；支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件；使用組合編譯方式可次完成整體設(shè)計(jì)流程；自動定位編譯錯(cuò)誤；高效的期間編程與驗(yàn)證工具；可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件；能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。(3)VHDL的設(shè)計(jì)不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。VHDL還具有以下優(yōu)點(diǎn)：(1)VHDL的寬范圍描述能力使它成為高層次設(shè)計(jì)的核心，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，而化較少的精力于物理實(shí)現(xiàn)。為了克服以上不足，1985年美國國防部正式推出了VHDL( Language)語言，1987年IEEE采納VHDL為硬件描述語言標(biāo)準(zhǔn)()。例如一個(gè)32位的加法器，利用圖形輸入軟件需要輸入500至1000個(gè)門，而利用VHDL語言只需要書寫一行A=B+C即可，而且VHDL語言可讀性強(qiáng)，易于修改和發(fā)現(xiàn)錯(cuò)誤。系統(tǒng)加電時(shí)將這些編程數(shù)據(jù)即時(shí)寫入可編程器件，從而實(shí)現(xiàn)板級或系統(tǒng)級的動態(tài)配置。(靜態(tài)隨機(jī)存取存儲器)技術(shù)的器件編程數(shù)據(jù)存儲于器件的RAM區(qū)中，使之具有用戶設(shè)計(jì)的功能。其優(yōu)點(diǎn)是集成度、工作頻率和可靠性都很高，適用于電磁輻射千擾較強(qiáng)的惡劣環(huán)境。FPGA通常由布線資源分隔的可編程邏輯單元(或宏單元)構(gòu)成陣列，又由可編程I/O單元圍繞陣列構(gòu)成整個(gè)芯片?，F(xiàn)場可編程門陣列(FPGA)是由掩膜可編程門陣列(MPGA)和可編程邏輯器件二者演變而來的，并將它們的特性結(jié)合在一起。復(fù)雜可編程邏輯器件(CPLD)、PAL(ProgranunableArrayLogic，可編程陣列邏輯)或GAL(GenericArrayLogic，通用陣列邏輯)發(fā)展而來的。目前，EDA技術(shù)的發(fā)展使得設(shè)計(jì)師有可能實(shí)現(xiàn)真正的自頂向下的設(shè)計(jì)。對于設(shè)計(jì)開發(fā)整機(jī)電子產(chǎn)品的單位和個(gè)人來說，新產(chǎn)品的開發(fā)總是從系統(tǒng)設(shè)計(jì)入手，先進(jìn)行方案的總體論證、功能描述、任務(wù)和指標(biāo)的分配。利用層次化、結(jié)構(gòu)化的設(shè)計(jì)方法，一個(gè)完整的硬件設(shè)計(jì)任務(wù)首先由總設(shè)計(jì)師劃分為若干個(gè)可操作的模塊，編制出相應(yīng)的模型（行為的或結(jié)構(gòu)的），通過仿真加以驗(yàn)證后，再把這些模塊分配給下一