【正文】 外，由于前臺程序是一個無限循環(huán)的結(jié)構(gòu)，一旦在這個循環(huán)體中正在處理的任 務(wù)崩潰，使得整個任務(wù)隊列中的其他任務(wù)得不到機會被處理，從而造成整個系統(tǒng)的崩潰。 實際上，前后臺系統(tǒng)的實時性比預(yù)計的要差。在程序運行時，后臺程序檢查每個任務(wù)是否具備運行條件，通過一定 的調(diào)度算法來完成相應(yīng)的操作。這就是通常所說的前后臺系統(tǒng)。在這種情況下，通常把嵌入式程序分成兩部分，即前臺程序和后臺程序。 嵌入式操作系統(tǒng)的種類 一般情況下，嵌入式操作系統(tǒng)可以分為兩類，一類是面向控制、通信等領(lǐng)域的實時操作系統(tǒng)。嵌入式操作系統(tǒng)具有通用操作系統(tǒng)的基本特點，如能夠有效管理越來越復(fù)雜的系統(tǒng)資源；能夠把硬件虛擬化，使得開發(fā)人員從繁忙的驅(qū)動程 序移植和維護中解脫出來；能夠提供庫函數(shù)、驅(qū)動程序、工具集以及應(yīng)用程序。 SoC 可分為通用和專用兩類，通用 SoC 如 Infineon(Siemens)的 TtrCore、 Motorola 的 MCore，以及某些 ARM 系列器件，如 Echelon 和 Motorola 聯(lián)合研制的 neuron 芯片等；專用 SoC 一般專用于某個或某類系統(tǒng)中，如 Philips 的 Smart XA，它將 XA 單片機內(nèi)核和支持超過 2048 位復(fù)雜 RSA算法的 CCU 單元制作在一塊硅片上，形成一個可加載 JAVA 或 C 語言的專用 SoC，可用于互聯(lián)網(wǎng)安全方面。用戶只需定 義出其整個應(yīng)用系統(tǒng)，仿真通過后就可以將設(shè)計圖交給半導體工廠制作樣品。 第二章 嵌入式系統(tǒng) 7 （ 4） 嵌入式片上系統(tǒng) (System on Chip， SoC) 隨著 EDI 的推廣和 VLSI 設(shè)計的普及化，以及半導體工藝的迅速發(fā)展，可以在一塊硅片上實現(xiàn)一個更為復(fù)雜的系統(tǒng)，這就產(chǎn)生了 SoC 技術(shù)。 DSP56000 目前已經(jīng)發(fā)展成為 DSP56000、 DSP56100、DSP56200 和 DSP56300 等幾個不同系列的處理器。嵌入式 DSP 處理器比較有代表性的產(chǎn)品是 TI 的 TMS320 系列和 Motorola 的 DSP56000系列。另外，在有關(guān)智能方面的應(yīng)用中，也需要嵌入式 DSP 例如各種帶有智能邏輯的消費類產(chǎn)品，生物信息識別終端，帶有加解密算法的鍵盤， ADSL 接入、實時語音壓解系統(tǒng)，虛擬現(xiàn)實顯示等。在數(shù)字濾波、fft、譜分析等方面， DSP 算法正大量進入嵌入式領(lǐng)域， DSP 應(yīng)用正從在通用單片機中以普通指令實現(xiàn) DSP 功能，過渡到采用嵌入式 DSP 處理器。 （ 3） 嵌入式 DSP 處理器 (Embedded Digital Signal Processor， EDSP) 在數(shù)字信號處理應(yīng)用中，各種數(shù)字信號處理算法相當復(fù)雜，這些算法的復(fù)雜度可能是O(nm)的，甚至是 np 的，一般結(jié)構(gòu)的處理器無法實時的完成這些運算。通常，嵌入式微處理器可分為通用和半通用兩類，比較有代表性的通用系列包括 805 P51XA、MCS25 MCS96/196/29 C166/16 68300 等。由于嵌入式微控制器目前在產(chǎn)品的品種和數(shù)量上是所有種類嵌入式處理器中最多的，而且上述諸多優(yōu)點決定了微控制器是嵌入式系統(tǒng)應(yīng)用的主流。這樣可以使單片機最大限度地和應(yīng)用需求相匹配，從而減少整個系統(tǒng)的功耗和成本。嵌入式微控制器一般以某種微處理器內(nèi)核 為核心，根據(jù)某些典型的應(yīng)用，在芯片內(nèi)部集成了ROM/EPROM、 RAM、總線、總線邏輯、定時 /計數(shù)器、看門狗、 I/O、串行口、脈寬調(diào)制輸出、 A/D、 D/A、 Flash RAM、 EEPROM 等各種必要功能部件和外設(shè)。嵌入式處理器目前主要有 AM186/8 386ex、 sc400、 Power 基于 ARM9 的 LINUX 下音頻總線驅(qū)動程序的設(shè)計 6 PC、 68000、 MIPS、 ARM 系列等。和工業(yè)控制計算機相比，嵌入式微處理器組成的系統(tǒng)具有體積小、重量輕、成 本低、可靠性高的優(yōu)點，但在其電路板上必須包括 ROM、 RAM、總線接口、各種外設(shè)等器件，從而降低了系統(tǒng)的可靠性，技術(shù)保密性也較差。但是，嵌入式微處理器在功能方面與標準的微處理器基本上是一樣的。 （ 1） 嵌入式微處 理器 (Embedded MicroProcessor Unit， EMPU) 嵌入式微處理器采用 “增強型 ”通用微處理器。嵌入式處理器的尋址空間一般從64Kb 到 16Mb，處理速度為 ~2020MIPS，常用封裝 8~144 個引腳。其中 8051 體系占多半，生產(chǎn)這種單片機的半導體廠家有 20 多個，共 350 多種衍生產(chǎn)品，僅 Philips 就有近 100 種。嵌入式微處理器一般具備 4 個特點： （ 1） 對實時和多任務(wù)有很強的支持能力，能完成多任務(wù)并且有較短的中斷響應(yīng)時間，從而使內(nèi)部的代碼和實時操作系統(tǒng)的執(zhí)行時間減少到最低限度； （ 2） 具有功能很強的存儲區(qū)保護功能，這是由于嵌入式系統(tǒng)的軟件結(jié)構(gòu)已模塊化，而為了避免在軟件模塊之間出現(xiàn)錯誤的交叉作用，需要設(shè)計強大的存儲區(qū)保護功能，同時也有利于軟件診斷； （ 3） 可擴展的處理器結(jié)構(gòu)，以能迅速地擴展出滿足應(yīng)用的高性能的嵌入式微處理器； （ 4） 嵌入式微處理器的功耗必須很低，尤其是用于便攜式的無線及移動的計算和通信設(shè)備中靠電池供電的嵌入 式系統(tǒng)更是如此，功耗只能為 mw 甚至 μw 級。應(yīng)用程序控制著系統(tǒng)的運作和行為；而操作系統(tǒng)控制著應(yīng)用程序編程與硬件的交互作用。嵌入式系統(tǒng)有別于一般的計算機處理系統(tǒng)，它不具備像硬盤那樣大容量的存儲介質(zhì)，而大多使用 EPROM、 EEPROM 或閃存 (Flash memory)作為存儲介質(zhì)。 嵌入式系統(tǒng)幾乎包括了生活中的所有電器設(shè)備，如掌上 PDA、移動計算設(shè)備、電視機頂盒、手機上網(wǎng)、數(shù)字電視、多媒體、汽車、微波爐、數(shù)字相機、家庭自動化系統(tǒng)、電梯、空調(diào)、安全 系統(tǒng)、自動售貨機、蜂窩式電話、消費電子設(shè)備、工業(yè)自動化儀表與醫(yī)療儀器等。簡單地說，嵌入式系統(tǒng)集系統(tǒng)的應(yīng)用軟件與硬件于一體，類似于 PC 中 BIOS 的工作方式，具有軟件代碼小、高度自動化、響應(yīng)速度快等特點，特別適合于要求實時和多任務(wù)的體系。第二章 ARM 嵌入式系統(tǒng) 嵌入式系統(tǒng)概述 嵌入式系統(tǒng)一般指非 PC 系統(tǒng)，有計算機功能但又不稱之為計算機的設(shè)備或器材。它支持 IIS 數(shù)據(jù)格式和 MSBJustified 數(shù)據(jù)格式。注意：譯碼器和計數(shù)器 (虛線 內(nèi)的部分 )可以被一個 n 比特移位寄存器所代替。在 “ 1 out of n” 譯碼器對計數(shù)器數(shù)值進行譯碼后，第一個串行的數(shù)據(jù) (MSB)在 SCK 時鐘信號的上升沿被存放進入 B1，隨著計數(shù)器的增長，接下來的數(shù)據(jù)被依次存放進入 B2 到 Bn 中。串行數(shù)據(jù)的默認輸入是 0，因此所有位于最低位 (LSB)后的數(shù)據(jù)將被設(shè)置為 0。 數(shù)據(jù)建立時間 (setup time)和保持時間 (hold time)不能小于指定接收端的建立時間和保持時間。只有 tRC 不大于 tRCmax 的時候 (tRCmax： )，發(fā)送端才能保證 thtr 大于等于 0。 t LC 和 tHC 必須大于 ，這樣信號在從屬裝置端就可以被檢測到。 T 是時鐘周期， Tr 是最小允許時鐘周期， TTr 這樣發(fā)送端和接收端才能滿足數(shù)據(jù)傳輸速率的要求。 時序要求： 在 I2s 總線中，任何設(shè)備都可以通過提供必需的時鐘信號成為系統(tǒng)的主導裝置，而從屬裝置通過外部時鐘信號來得到它的內(nèi)部時鐘信號，這就意味著必須重視主導裝置和數(shù)據(jù)以及命令選擇信號之間的傳播延遲，總的延遲主要由兩部分組成： 外部時鐘和從屬裝置的內(nèi)部時鐘之間的延遲 基于 ARM9 的 LINUX 下音頻總線驅(qū)動程序的設(shè)計 4 內(nèi)部時鐘和數(shù)據(jù)信號以及命令選擇信號之間的延遲 對于數(shù)據(jù)和命令信號的輸入，外部時鐘和內(nèi)部時鐘的延遲不占據(jù)主導地位，它只是延長了有效的建立時間 (set— up time)。 WS 總是在最高位傳輸前的一個時鐘周期發(fā)生改變，這樣可以使從屬裝置得到與被傳輸?shù)拇袛?shù)據(jù)同步的時間，并且使接收端存儲當前的命令以及為下次的命令清除空間。 WS 可以在串行時鐘的上升沿或者下降沿發(fā)生改變，并且 WS 信號不需要一定是對稱的。 WS=0，表示正在傳輸?shù)氖亲舐暤赖臄?shù)據(jù)。當然，對 I2S 格 式來說數(shù)據(jù)長度可以不同。根據(jù) SDATA數(shù)據(jù)相對于 LRCK 和 SCLK 的位置不同，分為左對齊（較少使用）、 I2S 格式（即飛利浦規(guī)定的格式）和右對齊（也叫日本格式、普通格式）。這種同步機制使得數(shù)字音頻設(shè)備的互連更加方便，而且不會造成數(shù)據(jù)錯位。這就使得接收端與發(fā)送端的有效位數(shù)可 以不同。 有時為了使系統(tǒng)間能夠更好地同步，還需要另外傳輸一個信號 MCLK，稱為主時鐘，也叫系統(tǒng)時鐘（ Sys Clock），是采樣頻率的 256 倍或 384 倍。 LRCK 的頻率等于采樣頻率。 SCLK 的頻率 =2 采樣頻率 采樣位數(shù) 2. 幀時鐘 LRCK，用于切換左右聲道的數(shù)據(jù)。 在飛利浦公司的 I2S 標準中，既規(guī)定了硬件接口規(guī)范，也規(guī)定了數(shù)字音頻數(shù)據(jù)的格式。 I2S(Inter— IC Sound)總線是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標準，該總線專責于音頻設(shè)備之間的數(shù)據(jù)傳輸，廣泛應(yīng)用于各種多媒體系統(tǒng)。眾多的數(shù)字音頻系統(tǒng)已經(jīng)進入消費市場，例如數(shù)字音頻錄音帶、數(shù)字聲音處理器。 S3C2440 最高頻率可達 53MHz，且功耗只有 mw級，是理想的車載電腦的主選芯片。 通過提供一整套的系統(tǒng)通用外圍設(shè)備， S3C2440 將系統(tǒng)組成全面的縮減至最小，排除了需要配置的附加成分。 S3C2440 使用了 ARM920T 內(nèi)核，采用了 技術(shù)標準，它功耗低，簡單，一流的完備靜態(tài)設(shè)計非常適合需要控制成本和功耗應(yīng)用的場合。 S3C2440 是一款典型的、高性能的 32 位 RISC 嵌入式微處理器芯片。在 2020 年，基于 ARM 核的芯片占據(jù)了整個 3 64 位嵌入式微處理器市場的 %，全世界己使用了 20 多億個 ARM 核。優(yōu)良的性能和準確的市場定位極大地豐富了 ARM資源，加速了基于 ARM核的、面向各種應(yīng)用系統(tǒng)芯片的開發(fā)應(yīng)用，使得 ARM 獲得了更廣泛的應(yīng)用，確立了 ARM技術(shù)的市場領(lǐng)先地位。經(jīng)過 10 多年的發(fā)展， ARM 公司己是業(yè)界領(lǐng)先的 IP 供應(yīng)商。臺積電、聯(lián)電等半導體代工廠崛起，一些 fabless、 chiPless 公司如雨后春筍般涌現(xiàn)出來。而 ARM 處理器具有高性能低功耗、低成本等顯著優(yōu)點，已成為高性能、低功耗嵌入式微處理器的代名詞，是目前 32 位、 64 位嵌入式處理器中應(yīng)用最為廣泛的 一個系列。 嵌入式微處理器具有體積小、重量輕、成本低、可靠性高的優(yōu)點，是嵌入式系統(tǒng)的核心。從 20 世紀 50 年代開始，陸續(xù)出現(xiàn)了一些嵌入式操作系統(tǒng)，比較著名的有 VxWorks、 Windows CE、 Palm、 μCLinux、 pSOS 和 μC/OSII 等，但真正廣泛使用只是近幾年的事情。目前，嵌入式系統(tǒng)己進入以 SoC 為核心的設(shè)計階段，并開始逐步實用化、規(guī)范化。但目前在 8 位單片機上運行嵌入式操作系統(tǒng)尚有一定困難，因此，以 32 位處理器作為高性能嵌入式系統(tǒng)開發(fā)的核心已是嵌入式技術(shù)發(fā)展的必然趨勢。當時的嵌入式系統(tǒng)很多都不采用操 作系統(tǒng)，它們只是為了實現(xiàn)某個控制功能，使用簡單的循環(huán)控制來對外界的控制請求進行處理。激烈的市場、技術(shù)競爭要求不斷提高嵌入式系統(tǒng)的性價比；同時，也要求縮短嵌入式系統(tǒng)的開發(fā)周期。在音頻驅(qū)動程序 設(shè)計中綜合使用了 DMA、分段多緩存區(qū)和內(nèi)存映射技術(shù)以提高系統(tǒng)性能，滿足音頻實時性的要求 關(guān)鍵詞： 音頻設(shè)備驅(qū)動程序 ； IIS 總線 ； 嵌入式 ； Linux ； DMA 基于 ARM9 的 LINUX 下音頻總線驅(qū)動程序的設(shè)計 II Based on ARM9 LINUX under audio frequency main line driver design Abstract embedded sectors such as GPS automatic navigation、 PDA、 3G mobile phones and so on. However, domestic research on this aspect is little. Audio system design is prised of two aspects: software design and hardware design. And we use audio systematic architecture based on IIS bus on hardware. IIS is also called I2s which is a parallel digital audio bus protocol proposed by Philips. Currently, many audio chips and MCU give their support to IIS and introduce the hardware systematic architecture of embedded audio equipment based on IIS bus as well as the design of Linuxdriven program. During the design of audiodriven program, we prehensively use DMA、 segmented multiple buffer zones an