【正文】 擴(kuò)展寄存器的八位只用了兩位，其用于與控制寄存器的 spr 組合成一列數(shù)據(jù)控制數(shù)據(jù)傳輸速率，其組合方式為 espr = {spre, espr}，四位此而控制 16種傳輸速率，此在速率控制中詳細(xì)介紹。 spr:此為速率選擇為，其與擴(kuò)展寄存器組合成速率選擇，其可為 00， 01， 10， 11，與擴(kuò)展此寄存器組合成一組數(shù)列來(lái)選擇數(shù)據(jù)傳輸速率。 cpol：此為系統(tǒng)在空閑時(shí)的極性，當(dāng)為 0 時(shí)，其為低電平為空閑時(shí)的極性，當(dāng)為 1時(shí)，其為高電平為空閑時(shí)的極性。 mstr：此為主從模式選擇位，在本次設(shè)計(jì)中，本次設(shè)計(jì)只是工作于主控設(shè)備，故此為始終置 1即可。當(dāng) 為 1 時(shí)，是最高位先發(fā)送，當(dāng)為 1時(shí)，是最低位先發(fā)送。 ‘ 0’：系統(tǒng)運(yùn)行允許 ‘ 1’：系統(tǒng)允許禁止 ‘ 0’：禁止中斷 ‘ 1’：允許中斷 武漢理工大學(xué)學(xué)士學(xué)位論文 SPI 系統(tǒng)中所用的寄存器 本次設(shè)計(jì)中 SPI 用到四種寄存器，包括 SPCR（ SPI 控制寄存器）、 SPER（ SPI 擴(kuò)展寄存器）、 treg（ SPI 數(shù)據(jù)傳輸 /接收寄存器）其功能如下所示： （ 1）控制寄存器 本次設(shè)計(jì)時(shí)參照 MC68HC11A8 單片機(jī)的 SPI 結(jié)構(gòu)進(jìn)行設(shè)計(jì)，并進(jìn)行了一些改進(jìn)，所以本次設(shè)計(jì)的控制寄存器的控制位與 MC68HC11A8 單片機(jī)的控制位大致相似，同時(shí)進(jìn)行了一些擴(kuò)展和不同的功能，擴(kuò)展在擴(kuò)展寄存器中再做介紹，其控制寄存器的控制位如下表 所示： 表 SPI 設(shè)計(jì)的控制 寄存器 其各功能如下： 提供極性相位選擇，支撐四種傳輸模式 添加中斷，當(dāng)每完成一個(gè)數(shù)據(jù)產(chǎn)生中斷信號(hào)，確保微處理器讀完數(shù)據(jù)后再發(fā)送接收數(shù)據(jù) 與摩托拉羅說(shuō)明規(guī)格部分一致 其主要功能如下： 微處理器 微處理器接口 SPI 總線接口 adr_i[1:0] dat_i[7:0] dat_o[7:0] int_o we_i cs_o miso_i mosi_o sck_o rst_i 武漢理工大學(xué)學(xué)士學(xué)位論文 4 SPI 的電路設(shè)計(jì) 電路設(shè)計(jì)主要是對(duì)系統(tǒng)設(shè)計(jì)的功能，各部分功能具體實(shí)現(xiàn)方案比如管腳說(shuō)明，寄存器的說(shuō)明即設(shè)計(jì)，以及狀態(tài)機(jī)的動(dòng)態(tài)描述，由各個(gè)功能的說(shuō)明便可設(shè)計(jì)出本次 SPI 設(shè)計(jì)的流程圖，由流程圖便可以寫(xiě)出我們所需要的程序。 本章小結(jié) 本次設(shè)計(jì)介紹了軟件硬件兩種方法設(shè)計(jì) SPI， 通過(guò)此分析，可以知道 SPI 的設(shè)計(jì)方法有哪些方法，通過(guò)比較可以得出每種設(shè)計(jì)的 優(yōu)劣。在外圍器件有改變時(shí)，由于可編程邏輯可以重復(fù)擦鞋的優(yōu)點(diǎn)，從而在外圍器件有些許改變之時(shí)，可以同時(shí)稍微改變可編程的程序，因而可編程又有靈活性大的特點(diǎn)。 在可編程邏輯器件不斷地完善改善完美并且功能強(qiáng)大且日益便宜，用硬件實(shí)現(xiàn)已經(jīng)成為可能，在大型系統(tǒng)用硬件實(shí)現(xiàn)更加穩(wěn)定。這是因?yàn)?軟件模擬 SPI 接口方法雖然簡(jiǎn)單方便 ,但是速度受到限制，在高速且日益復(fù)雜的數(shù)字系統(tǒng)中，這種方法顯然無(wú)法滿(mǎn)足系統(tǒng)要求，所以采用硬件的方法實(shí)現(xiàn)最為切實(shí)可行。總之，一個(gè)系統(tǒng)中只有一個(gè)主機(jī)，否則無(wú)法工作。 一般一個(gè)典型的 SPI 系統(tǒng)如下圖所示，其主要包括 MPU和一個(gè)或幾個(gè)外圍器件， SPI一端與 MPU 接口相連，另一端便是負(fù)責(zé)傳輸?shù)乃臈l線了。 外圍設(shè)備 ｃｓ MCS 51 ＭＯＳＩ ＭＩＳＯ ＳＣＫ Ｐ Ｐ Ｐ Ｐ 武漢理工大學(xué)學(xué)士學(xué)位論文 用可編程邏輯器件設(shè)計(jì) SPI 除 了編程方法，還可以用 FPGA 設(shè)計(jì) SPI，及用可編程邏輯的方法設(shè)計(jì)硬件來(lái)用單片機(jī)直接用簡(jiǎn)單的程序來(lái)應(yīng)用外圍硬件來(lái)實(shí)現(xiàn) SPI 傳輸。下面介紹用 MCS51 單片機(jī)的匯編語(yǔ)言模擬 SPI 串行輸入、串行輸出和串行輸入 /輸出的 3 個(gè)子程序，實(shí)際上，這些子程序也適用于在串行時(shí)鐘的上升沿輸入和下降沿輸出的其它各種串行外圍接口芯片（如 A/D 轉(zhuǎn)換芯片、網(wǎng)絡(luò)控制器芯片、 LED 顯示驅(qū)動(dòng)芯片等）。對(duì)于在 SCK 的下降沿輸入數(shù)據(jù)和上升沿輸出數(shù)據(jù)的器件，則應(yīng)取串行時(shí)鐘輸出的 初始狀態(tài)為 0，即在接口芯片允許時(shí)，先置 為 1，以便外圍接口芯片輸出 1 位數(shù)據(jù)（ MCU接收 1 位數(shù)據(jù)），之后再置時(shí)鐘為 0，使外圍接口芯片接收 1 位數(shù)據(jù) (MCU發(fā)送 1 位數(shù)據(jù) )，從而完成 1 位數(shù)據(jù)的傳送。至此，模擬 1 位數(shù)據(jù)輸入輸出便宣告完成。對(duì)于在 SCK 的上升沿輸入（接收）數(shù)據(jù)和在下降沿輸出（發(fā)送）數(shù)據(jù)的器件，一般應(yīng)將其串行時(shí)鐘輸出口 的初始狀態(tài)設(shè)置為 1，而在允許接口后再置 為 0。 在 51 系列單片機(jī)系統(tǒng)中實(shí)現(xiàn) 對(duì)于不帶 SPI 串行總線接口的 MCS51 系列單片機(jī)來(lái)說(shuō)，可以使用軟件來(lái)模擬 SPI 的操作，包括串行時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出。 以此，變可以進(jìn)行 SPI 結(jié)構(gòu)設(shè)計(jì)了。從而可以確定本次設(shè)計(jì)的工作模式，以及設(shè)計(jì)所的傳輸模式，并且通過(guò)介紹的協(xié)議舉例來(lái)通過(guò)此協(xié)議來(lái)設(shè)計(jì) SPI 系統(tǒng)結(jié)構(gòu)。 圖 數(shù)據(jù)傳輸示例 本章小結(jié) 本章通過(guò) 對(duì) SPI的原理分析，介紹其首發(fā)原理及基本結(jié)構(gòu)，再介紹其工作模式，再介紹其傳輸模式和協(xié)議距離。然后當(dāng)下降沿到來(lái)的時(shí)候， SPIDATA1 將鎖存 MISO 線上的電平，并將其移入其最低位，同樣的， SPIDATA2 將鎖存 MOSI 線上的電平，并將其移入最低位。從圖中我們也可以看到， SPIDATA 移位寄存器總是將最高位的數(shù)據(jù)移出，接著將剩余的數(shù)據(jù)分別左移一位，然后將接收到得數(shù)據(jù)移入其最低位。 SPI 協(xié)議是一個(gè)環(huán)形總線結(jié)構(gòu)，其時(shí)序其實(shí)比較簡(jiǎn)單，主要是在時(shí)鐘脈沖 SCK 的控武漢理工大學(xué)學(xué)士學(xué)位論文 制下，兩個(gè)雙向移位寄存器 SPI 數(shù)據(jù)寄存器數(shù)據(jù) 進(jìn)行數(shù)據(jù)交換。 SPI 協(xié)議 SPI 接口是一種事實(shí)標(biāo)準(zhǔn)，并沒(méi)有標(biāo)準(zhǔn)協(xié)議，大部分廠家都是參照 Motorola 的 SPI 接口定義來(lái)設(shè)計(jì)的，但正因?yàn)闆](méi)有確切的版本協(xié)議，不同廠家產(chǎn)品的 SPI 接口在技術(shù)上存在一定的差別，容易引起歧義，有的甚至無(wú)法互聯(lián)（需要用軟件進(jìn)行必要的額修改）。由于每一種模式都與其他三種不兼容，因此為了完成主、從設(shè)備間的通訊， 主、從設(shè)備的 CPOL 和 CPHA 必須有相同的設(shè)置 。 （ 4） SPI3 模式下的 CPOL 為 1， SCK 的空 閑電平為高； CPHA 為 1，數(shù)據(jù)在串行同步時(shí)鐘的第 2 個(gè)跳變沿（由于 CPOL 為高，因此第 1 個(gè)跳變沿只能為上升沿）時(shí)數(shù)據(jù)被采樣。 （ 2） SPI1 模式下的 CPOL 也為 0， SCK 的空閑電平為低；但是 CPHA 為 1，數(shù)據(jù)在串行同步時(shí)鐘的第二個(gè)跳變沿（由于 CPOL 為低，因此第 2 個(gè)跳變沿只能為下降沿）時(shí)數(shù)據(jù)被采樣。其中，時(shí)鐘極性表示時(shí)鐘信號(hào)在空閑時(shí)的電平；時(shí)鐘相位決定數(shù)據(jù)是在 SCK 的上升沿采樣還是下降沿采樣。 SPI 傳輸模式 SPI 的工作模式分為主模式和從模式，二者都需要在 SCK 的作用下才能工作；但主模式不需要 CS 信號(hào)，而從 模式必須在 CS 信號(hào)有效的情況下才能完成。要 注意的是，其是在主控制器輸出時(shí)鐘 SCLK 的控制下，在 SCLK 的上升沿或者下降沿讀出一個(gè)數(shù)據(jù)輸出給主設(shè)備。 最后， SPI 接口的一個(gè)缺點(diǎn)：沒(méi)有指定的流控制，沒(méi)有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。 在點(diǎn)對(duì)點(diǎn)的通信中， SPI 接口不需要進(jìn)行尋址操作，且為全雙工通信，顯得簡(jiǎn)單高效。 SPI 還是一個(gè)數(shù)據(jù)交換協(xié)議：因?yàn)?SPI 的數(shù)據(jù)輸入和輸出線獨(dú)立，所以允許同時(shí)完成數(shù)據(jù)的輸入和輸出。這樣傳輸?shù)奶攸c(diǎn)：這樣的傳輸方式有一個(gè)優(yōu)點(diǎn)，與普通的串行通訊不同，普通的串行通訊一次連續(xù)傳送至少 8 位數(shù)據(jù)，而 SPI 允 許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因?yàn)?SCK 時(shí)鐘線由主控設(shè)備控制，當(dāng)沒(méi)有時(shí)鐘跳變時(shí)，從設(shè)備不采集或傳送數(shù)據(jù)。 要注意的是， SCK 信號(hào)線只由主設(shè)備控制，從設(shè)備不能控制信號(hào)線。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。這就是 SCK 時(shí)鐘線存 在的原因，由 SCK提供時(shí)鐘脈沖， SDI， SDO 則基于此脈沖完成數(shù)據(jù)傳輸。 接下來(lái)就負(fù)責(zé)通訊的 3 根線了。 （ 1） MOSI – 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入 （ 2） MISO – 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出 （ 3） SCLK – 時(shí)鐘信號(hào)，由主設(shè)備產(chǎn)生 （ 4） CS – 從設(shè)備使能信號(hào)，由主設(shè)備控制 其中 CS 是控制芯片是否被選中的，也就是說(shuō)只有片選信號(hào)為預(yù)先規(guī)定的使能信號(hào)時(shí)（高電位或低電位），對(duì)此芯片的操作才有效。 SPI 的通信原理很簡(jiǎn)單，它以主從方式工作，這種模式通常有一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備，需要至少 4 根線，事實(shí)上 3 根也可以（單向傳輸時(shí)）。外圍設(shè)置 FLASHRAM、網(wǎng)絡(luò)控制器、 LCD 顯示驅(qū)動(dòng)器、 A/D 轉(zhuǎn)換器和 MCU 等。武漢理工大學(xué)學(xué)士學(xué)位論文 2 SPI 原理 分析 SPI 原理主要介紹 SPI 的基本機(jī)構(gòu)，工作模式，傳輸模式以及 SPI 的典型協(xié)議，通過(guò)此院里的介紹，對(duì)于 SPI 的要點(diǎn)介紹，以及其工作過(guò)程有一個(gè)通透了解，從而可以能設(shè)計(jì)達(dá)到原理目的的功能設(shè)計(jì)以及程序的設(shè)計(jì)。 并 FPGA 是可編程并可重復(fù)擦寫(xiě)的，從而具有更大的靈活性，在協(xié)議不標(biāo)準(zhǔn)的情況下，可根據(jù)外圍設(shè)備的不同而靈活的改動(dòng) SPI 設(shè)計(jì)，使設(shè)計(jì)周期大大降低，并與外圍設(shè)備連接更加方便。目前， FPGA 的容量已經(jīng)跨過(guò)了百萬(wàn)門(mén)級(jí)，使得 FPGA 成為解決系統(tǒng)級(jí)設(shè)計(jì)的重要選擇方案之一。 當(dāng)前，基于主從處理器結(jié)構(gòu)的系統(tǒng)架構(gòu)已經(jīng)成為 一 種主流（如 DSP+FPGA,MCU+FPGA等） ， FPGA 是在 ASIC 的基礎(chǔ)發(fā)展出來(lái)的，它克服了專(zhuān)用 ASIC 不夠靈活的缺點(diǎn)。 這使得 與 SPI 有關(guān)的軟件就相當(dāng)簡(jiǎn)單，使 CPU 有更多的時(shí)間處理其 他事務(wù)。為此，研究 SPI 接口，可以更容易了解并外圍器件傳輸過(guò)程，并對(duì)其已定義的進(jìn)行改進(jìn)，并使之更加可靠，功能強(qiáng)化。一般用在產(chǎn)品內(nèi)部元件之間的高速數(shù)據(jù)通信上面，如大容量存儲(chǔ)器等。 武漢理工大學(xué)學(xué)士學(xué)位論文 SPI 研究目的及意義 SPI 是一種同步串行通訊方式，是一種三線同步總線 ， 它是 一種常用的標(biāo)準(zhǔn)接口，由于其使用簡(jiǎn)單方便且節(jié)省系統(tǒng)資源，很多芯片都支持該接口 ， SPI 接口 主要應(yīng)用在EEPROM， FLASH，實(shí)時(shí)時(shí)鐘， AD 轉(zhuǎn)換器，還有數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間 等等。 串行傳輸由于只有一位信號(hào)在信號(hào)線上，沒(méi)有位同步問(wèn)題，因此傳送頻率可以繼續(xù)提高，當(dāng)前傳輸速率已經(jīng)達(dá)到 1Gb/s（ 1000M）以上，而且還在提高，而并行傳輸在 100Mb/s左右就停滯不前了，可以預(yù)見(jiàn)，串行傳輸將會(huì)比并行傳輸越來(lái)越快。 （ 2） 并行傳輸速率提升困難的最主要原因是同步問(wèn)題 并行傳輸時(shí)，發(fā)送器是同時(shí)將 8 位信號(hào)電平加在信號(hào)線上，電信號(hào)雖然是以光速傳輸?shù)模杂醒舆t，因此 8位信號(hào)不是嚴(yán)格同時(shí)到達(dá)接受端，速率小時(shí)，由于每一字節(jié)在信號(hào)線上的持續(xù)時(shí)間較長(zhǎng)，這種到達(dá)時(shí)間上的不同步并不嚴(yán)重，隨著傳輸速率的增加，與 8位信號(hào)到達(dá)時(shí)間的差異相比，每一字節(jié)的持續(xù)時(shí)間顯得越來(lái)越短，最終導(dǎo)致前一字節(jié)的某幾位與后一字節(jié)的幾位同時(shí)到達(dá)接 受端，這就造成了傳輸失敗，而且隨著信號(hào)線的加長(zhǎng)這種現(xiàn)象還會(huì)越發(fā)嚴(yán)重，直至無(wú)法使用。但如果加強(qiáng)屏蔽，減小信號(hào)線間的耦合電容，是 可以繼續(xù)增大傳輸速率的，不過(guò)這將變得不現(xiàn)實(shí)，因?yàn)檫@必然導(dǎo)致信號(hào)線將耗用更多金屬，截面積更大。 但并行傳輸也有它的缺點(diǎn)： （ 1） 干擾問(wèn)題上面的人已經(jīng)提到。自然最少需要 8根信號(hào)線。 從原理上講，串行傳輸是按位傳輸方式，只利用一條信號(hào)線進(jìn)行傳輸，例如：要傳送一個(gè)字節(jié)（ 8 位）數(shù)據(jù)，是按照該字節(jié)中從最高位逐位傳輸，直至最低位。 課題研究背景 數(shù)據(jù)傳送有串行傳送和并行傳送兩種方。 關(guān)鍵詞 ： FPGA Verilog SPI 協(xié)議 chipscope ISE 武漢理工大學(xué)學(xué)士學(xué)位論文 Abstract With the advances in design technology of ASIC and VLSI’s rapid development, and its price is lower, the hardware circuit based on FPGA programming interface to achieve such as SPI is feasible, and it realizes better than software. SPI interface is a mon standard interface, due to its simple and convenient use and save system resource , a lot of chips support this interface. SPI interface is extensively applied in EEPROM, FLASH, realtime clock, AD converter, and digital signal processor and digital signals decoder, etc. Due t