【正文】 定時(shí)邏輯不：它將 SJA1000同步于 CAN總線上的位流。如果被接收，報(bào)文存入 RXFIFO。有了這個(gè) FIFO，可以在 CPU處理一個(gè)報(bào)文的同時(shí)繼續(xù)接收其他到來(lái)的報(bào)文。 （ 3）接收緩沖器（ RXB、 RXFIFO）：它是 CPU和接收濾波器之間的接口，用來(lái)存儲(chǔ)從 CAN總線接收并通過(guò)了濾波的報(bào)文。 （ 2）發(fā)送緩沖器：有 13字節(jié)長(zhǎng)。 ? 采用 24MHz時(shí)鐘頻率； ? 支持多種微處理器接口； ? 可編程 CAN輸出驅(qū)動(dòng)配置； ? 工作溫度范圍為 40～ +125℃。當(dāng)收到一個(gè)報(bào)文時(shí)， cAN核心控制模塊將連續(xù)的位轉(zhuǎn)換為標(biāo)準(zhǔn)的數(shù)據(jù)存放于接收過(guò)濾器中，通過(guò)驗(yàn)收碼寄存器、驗(yàn)收屏蔽寄存器進(jìn)行過(guò)濾處理，將符合標(biāo)志位要求的數(shù)據(jù)放人接收 FIF0隊(duì)列中 以下為 SJA1000芯片的特點(diǎn)： ? 管腳及電氣特性與獨(dú)立 CAN總線控制器 PCA82C200兼容； ? 軟件與 PCA82C200兼容（缺省為基本 CAN模式）； ? 擴(kuò)展接收緩沖器（ 64字節(jié) FIFO）； ? 支持 ； ? 同時(shí)支持 11位和 29位標(biāo)識(shí)符； ? 位通訊速率為 1Mbits/s。邏輯管理 接口實(shí)現(xiàn)與外部單片機(jī)的連接。 圖 26 SJA1000引腳結(jié)構(gòu) SJAl000功能模塊主要有：接口管理邏輯、接收 FIFO隊(duì)列、接收濾波器、發(fā)送緩沖器和 CAN核心模塊。 (1)BasicCAN模式：系統(tǒng)上電后默認(rèn)的模式，與 PCA82C200兼容。(經(jīng)過(guò)管腳 8)因?yàn)檫@個(gè)接收器在備用模式下比 較慢，第一條信息會(huì)丟失掉。如果控制位被檢測(cè) (不同的總線電壓 )， RXD 將被開至低電平。 如果高電平被接至管腳 8 ，電路進(jìn)入低電流保護(hù)模式。對(duì)于低速或較短的總線長(zhǎng)度，可使用一種沒(méi)有屏蔽的雙絞線或平行線。建議使用屏蔽電纜可避免 RFI 這種問(wèn)題。 表 24 CAN收發(fā)器真值表 提供 TXD(發(fā)送 ) CANH CANL 總線狀況 RXD 接收 0 高 低 控制 0 1（或懸空） 懸空 懸空 接收 1 2V(未上電 ) X 懸空 懸空 接收 X 2VVCC VCC 懸空 懸空 接收 X 2VVCC X 若 VRS懸空 若 VRS懸空 接收 X 注意： X=隨意值 表 25 管腳 RS 真值表 在 RS管腳上 強(qiáng)制條件模式 在 RS管腳上電壓和電流 VRS 備用 IRS| 10 A| 10 A IRS 200 A 斜率控制 VRS VRS 高速 IRS 500 A 管腳 8 RS 有三種不同的工作模式可被選擇 : 高速，備用，斜率控制。如果節(jié)點(diǎn)溫度超過(guò)大約 160 攝氏度 ， 發(fā)送器限定的電流值輸出被降低因?yàn)榘l(fā)送器占去大部分的功率消耗，這將導(dǎo)致降額功耗和較低的片內(nèi)溫度， IC 中的其它部分在使用中將保持不變，當(dāng)總線短路的時(shí)候熱保護(hù)非常需要。 這個(gè)器件對(duì)總 線提供不同的發(fā)送能力和對(duì) CAN 控制器提供不同的接收能力完全和 ISO11898 標(biāo)準(zhǔn)兼容。 ? XTAL2:振蕩器反相放大器的輸出 CAN 總線收發(fā)器 PCA82C250 是 CAN 協(xié)議控制器和物理總線的接口這個(gè)器件對(duì)總線提供不同的發(fā)送能力和對(duì) CAN 控制器提供不同的接收能力。在 flash 編程期間，EA也接收 12伏 VPP 電壓。為使能從 0000H 到 FFFFH 的外部程序存儲(chǔ)器讀取指令， EA必須接 GND。當(dāng)AT89S52 從外部程序存儲(chǔ)器執(zhí)行外部代碼時(shí)， PSEN 在每個(gè)機(jī)器周期被激活兩次，而在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)， PSEN 將不被激活。這個(gè) ALE 使能標(biāo)志位（地址為 8EH 的 SFR 的第 0位）的設(shè)置對(duì)微控制器處于外部執(zhí)行模式下無(wú)效。這一位置 “ 1”， ALE 僅在執(zhí)行 MOVX 或 MOVC 指令時(shí)有效。然而，特別強(qiáng)調(diào)，在每次訪問(wèn)外部數(shù)據(jù) 存儲(chǔ)器時(shí)， ALE脈沖將會(huì)跳過(guò)。在 flash 編程時(shí)，此引腳（ PROG）也用作編程輸入脈沖。 DISRTO 默認(rèn)狀態(tài)下，復(fù)位高電平有效?？撮T狗計(jì)時(shí)完成后， RST 腳輸出 96 個(gè)晶振周期的高電平。 表 22 P3口引腳功能 引腳號(hào) 第二功能 RXD （串行輸入） TXD （串行輸出） INT0 (外部中斷 0) INT0 (外部中斷 0) T0 （定時(shí)器 0外部輸入） T1 （定時(shí)器 1外部輸入） WR (外部數(shù)據(jù)存儲(chǔ)器寫選通 ) RD (外部數(shù)據(jù)存儲(chǔ)器寫選通 ) ? RS: 復(fù) 位輸入。 P3 口亦作為 AT89S52 特殊功能（第二功能）使用，如下表所示。對(duì) P3 端口寫“ 1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。在 flash 編程和校驗(yàn)時(shí)， P2口也接收高 8位地址字節(jié)和一些控制信號(hào)。在這種應(yīng)用中， P2 口使用很強(qiáng)的內(nèi)部上拉發(fā)送 1。作為輸入使用時(shí)，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（ IIL）。 表 21 P1口引腳功能 引腳號(hào) 第二功能 T2 （定時(shí)器 /計(jì)數(shù)器 T2 的外部 計(jì)數(shù)輸入），時(shí)鐘輸出 T2EX （定時(shí)器 /計(jì)數(shù)器 T2 的捕捉 /重載觸發(fā)信號(hào)和方向控制） MOSI （在系統(tǒng)編程用） MISO （在系統(tǒng)編程用） SCK （在系統(tǒng)編程用） ? P2 口： P2 口是一個(gè)具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 輸出緩沖器能驅(qū)動(dòng) 4 個(gè) TTL 邏輯電平。此外， 和 分別作定時(shí)器 /計(jì)數(shù)器 2 的外部計(jì)數(shù)輸入（ ）和時(shí)器 /計(jì)數(shù)器 2的觸發(fā)輸入（ ），具體如下表所示。對(duì) P1 端口寫“ 1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。程序校驗(yàn)時(shí)，需要外部上拉電阻。在這種模式下， P0 具有內(nèi)部上拉電阻。對(duì) P0端口寫“ 1”時(shí)，引腳用作高阻抗輸入。 圖 22 AT89S52引腳結(jié)構(gòu) 圖 23 AT89S52內(nèi)部結(jié)構(gòu)圖 ? VCC : 電源 ? GND: 地 ? P0 口： P0 口是一個(gè) 8位漏極開路的雙向 I/O口?？臻e模式下， CPU 停止工作，允許 RAM、定時(shí)器 /計(jì)數(shù)器、串口、中斷繼續(xù)工作。 AT89S52具有以下標(biāo)準(zhǔn)功能： 8k 字節(jié) Flash， 256 字節(jié) RAM， 32 位 I/O 口線，看門狗定時(shí)器， 2 個(gè)數(shù)據(jù)指針，三個(gè) 16 位定時(shí)器 /計(jì)數(shù)器，一個(gè) 6 向量 2 級(jí)中斷結(jié)構(gòu)，全雙工串行口，片內(nèi)晶振及時(shí)鐘電路。片上 Flash 允許程序存儲(chǔ)器在系統(tǒng)可編程，亦適于常規(guī)編程器。 AT89S52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統(tǒng)可編程Flash 存儲(chǔ)器。 系統(tǒng)總體設(shè)計(jì)方框圖 圖 21 系統(tǒng)總體設(shè)計(jì)方框圖 51 單片 機(jī) 系統(tǒng)的控制芯片采用 AT89S52 單片機(jī)來(lái)控制，因?yàn)?AT89S52 應(yīng)用比較廣泛，并且成本低，操作控制簡(jiǎn)單，功耗較低，運(yùn)行可靠性強(qiáng)。當(dāng)所提供的新站是純數(shù)據(jù)接收設(shè)備時(shí) ,數(shù)據(jù)傳輸協(xié)議不要求獨(dú)立的部分有物理目的地址。 由于 CAN 總線是一種面向內(nèi)容的編址方案 ,因此很容易建立高水準(zhǔn)的控制系統(tǒng)并靈活地進(jìn)行配置。 CAN 芯片將數(shù)據(jù)根據(jù)協(xié)議組織成一定的報(bào)文格式發(fā)出 ,這時(shí)網(wǎng)上的其它站處于接收狀態(tài)。當(dāng)一個(gè)站要向其它站發(fā)送數(shù)據(jù)時(shí) ,該站的 CPU 將要發(fā)送的數(shù)據(jù)和自己的標(biāo)識(shí)符傳送給本站的 CAN 芯片 ,并處于準(zhǔn)備狀態(tài) 。在同一系統(tǒng)中標(biāo)識(shí)符是唯一的 ,不可能有兩個(gè)站發(fā)送具有相同標(biāo)識(shí)符的報(bào)文。對(duì)每個(gè)節(jié)點(diǎn)來(lái)說(shuō) ,無(wú)論 數(shù)據(jù)是否是發(fā)給自己的 ,都對(duì)其進(jìn)行接收。盡管 CAN 總線有一定局限，甚至還有漏洞，但對(duì) CAN 總線的改進(jìn)