【正文】 周期竊取方式的DMA工作流程如下：現(xiàn)行程序 B I/O DMAC CPU 停止CPU訪存方式的DMA工作流程如下：現(xiàn)行程序 24. DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不同？畫圖說明。 不一樣。 DMA比中斷速度高； 隨時都能響應(yīng)？ CPU響應(yīng)DMA的時間更短；180。 討論： 22. CPU對DMA請求和中斷請求的響應(yīng)時間是否一樣？為什么？ 問題：這是程序中斷方式嗎？ 由于打印機速度比CPU慢得多，CPU將數(shù)據(jù)發(fā)送給打印機后，就去為磁盤服務(wù)，而這時打印機可自己慢慢打印。 180。 2）如果打印機有緩存，還需要用程序中斷方式交換嗎？（應(yīng)用DMA) 由于在指令執(zhí)行末查中斷，因此執(zhí)行打印指令時不會響應(yīng)磁盤中斷。 問題：1）如果打印機無緩存呢？ 打印機不停，理由有如下幾種： 打印內(nèi)容已存入打印機緩存；180。因為打印機的速度比磁盤輸入輸出的速度慢，并且暫停打印不會造成數(shù)據(jù)丟失。 當(dāng)打印機正在進行打印時，磁盤申請中斷請求。 該系統(tǒng)跟蹤到的每秒中斷請求數(shù)=N/（PN+Q）次。 平均每個數(shù)據(jù)所需處理時間= （PN+Q） /N秒； 此外，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就要將其取出進行處理，這個處理需Q秒。 解：I/O設(shè)備向CPU提出中斷請求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1（D=1），中斷屏蔽碼為0 （MASK=0），且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1（INTR=1）。 14. 在什么條件下，I/O設(shè)備可以向CPU提出中斷請求？因此由硬件先提供中斷源編號、再由編號間接地獲得中斷服務(wù)程序入口地址。 當(dāng)響應(yīng)中斷時，為了更快、更可靠的進入對應(yīng)的中斷服務(wù)程序執(zhí)行，希望由硬件直接提供中斷服務(wù)程序入口地址。）討論： 中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務(wù)程序入口地址。 中斷向量地址和入口地址的聯(lián)系： 13. 說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。6）準備就緒信號174。 接口174。 D置0，B置1 174。 2）輸出： CPU通過輸出指令（OUT）將數(shù)據(jù)放入接口DBR中； 設(shè)備開始工作；174。1）CPU發(fā)I/O地址接口174。選中，發(fā)SEL信號174。 若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。 6）輸入：CPU通過輸入指令（IN）將DBR中的數(shù)據(jù)取走； 5）準備就緒信號4）外設(shè)工作完成，完成信號 CPU；174。 B置0，D置1；174。 3）CPU等待，輸入設(shè)備讀出數(shù)據(jù)接口向設(shè)備發(fā)啟動命令174。 1）CPU發(fā)I/O地址接口174。選中，發(fā)SEL信號174。 12. 結(jié)合程序查詢方式的接口電路，說明其工作過程。 兩者的區(qū)別：字符傳送率是數(shù)據(jù)的“純”有效傳送率，不含數(shù)據(jù)格式信息；波特率是“毛”傳送率，含數(shù)據(jù)格式信息。要求的是數(shù)據(jù)傳送速率，串行傳送時一般用波特率表示。 字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗位和一位停止位。 解：顯示緩沖存儲器的作用是支持屏幕掃描時的反復(fù)刷新；只讀存儲器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點陣信息的作用。 6. 字符顯示器的接口電路中配有緩沖存儲器和只讀存儲器，各有何作用？ 問題： I/O 要達到與CPU工作速度完全同步一般是不可能的。 I/O聯(lián)絡(luò)方式主要解決傳送時CPU與I/O之間如何取得通信聯(lián)系以建立起操作上的同步配合關(guān)系。 串行、并行I/O傳送方式常用于描述I/O傳送寬度的類型；討論：注意I/O交換方式、I/O傳送分類方式與I/O聯(lián)絡(luò)方式的區(qū)別： 同步方式采用統(tǒng)一的時標(biāo)進行聯(lián)絡(luò)，適用于CPU與I/O速度差不大，近距離傳送的場合。 答： CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、 同步、異步。 2. 簡要說明CPU與I/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場合？ 問題：確切地講， I/O與內(nèi)存統(tǒng)一編址的空間為總線空間，I/O所占用的是內(nèi)存的擴展空間。 I/O與內(nèi)存統(tǒng)一編址方式將I/O地址看成是存儲地址的一部分，占用主存空間；180。 I/O獨立編址方式時機器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時I/O地址與主存地址是兩個獨立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。 平均等待時間是磁盤轉(zhuǎn)半圈的時間，與容量無關(guān)。 本題給出的道容量單位為字節(jié)，因此算出的存儲容量單位也是字節(jié)，而不是位； =12 288B 50轉(zhuǎn)/秒=614 400B/S = 12 288B 3000轉(zhuǎn)/分 （3）磁盤數(shù)據(jù)傳輸率 =230mm+275道/5道 2 （1）存儲容量 = 275道12 288B/道4面 = 13 516 800B （4）平均等待時間。 （3）磁盤數(shù)據(jù)傳輸率； （2）最高位密度（最小磁道的位密度）和最低位密度； （1）磁盤存儲器的存儲容量； 27. 某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12 288字節(jié)，最小磁道直徑為230mm，共有275道，求： = 138，160 B/S 注意：1）計算盤組容量時一般應(yīng)去掉上、下保護面；的精度選取不同將引起答案不同，一般取兩位小數(shù)；p2）盤組總磁道數(shù)（=一個盤面上的磁道數(shù)）185。 數(shù)據(jù)傳輸率 = 3454B 40轉(zhuǎn)/秒 = 7，598，800B（4）轉(zhuǎn)速 = 2400轉(zhuǎn) / 60秒 面容量=3454B 220道 = 3454B 4）最后讀出的數(shù)據(jù)代碼應(yīng)與寫入代碼一致。 3）同步脈沖的出現(xiàn)時間應(yīng)能“包裹”要選的讀出感應(yīng)信號，才能保證選通有效的讀出數(shù)據(jù)信號，并屏蔽掉無用的感應(yīng)信號。 解：注意： 4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。 上圖中示出了在MFM制時位周期時間縮短一倍的情況。 24. 以寫入1001 0110為例，比較調(diào)頻制和改進調(diào)頻制的寫電流波形圖。 解： 有Cache和無Cache相比。則：800T/ 787187。 （+13）T187。 訪Cache次數(shù)=（10013）+700=787次187。除讀第1遍時CPU需訪問主存13次外，以后重復(fù)讀時不需再訪問主存。 187。 2 （2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。 3 7 21. 設(shè)某機主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設(shè)計一個四路組相聯(lián)映象（即Cache每組內(nèi)共有4個字塊）的Cache組織，要求：（1）畫出主存地址字段中各段的位數(shù)；（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、2……99號單元讀出100個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提高多少倍？ 3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點數(shù)據(jù)（如64位）。 1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成； 3）可提高存取速度。因為Cache在CPU芯片內(nèi)，CPU訪問Cache時不必占用外部總線； 答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：20. Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？ 解：程序運行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大 (大約 5:1 )。 18. 什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？ 解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：8體交叉訪問時序： 若對A13=0的地址空間（偶數(shù)片）進行訪問，只能錯誤地訪問到A13=1的對應(yīng)空間(奇數(shù)片)中去。 （4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。 （3）如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片(第5片)都有與其相同的數(shù)據(jù)，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是處于低電平。 （2）地址空間分配圖： （1）CPU與存儲器芯片連接邏輯圖： （3）如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。 （2）寫出每片RAM的地址范圍； （1）用74138譯碼器畫出CPU與存儲芯片的連接圖； 15. CPU假設(shè)同上題，現(xiàn)有8片8K8位的RAM芯片與CPU相連，試回答： ROM連讀/寫控制線WE；（ROM無讀/寫控制端）因此PD端的合理接法是與片選端CS并聯(lián)。180。 3）片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此所選芯片的字容量應(yīng)一致，如不一致時就要考慮二級譯碼。但要注意在需要二級譯碼時如果不使用，會使選片產(chǎn)生二義性。 （3）CPU和存儲器連接邏輯圖及片選邏輯：討論： RAM：4K8位：3片； （3）詳細畫出片選邏輯。 （2）指出選用的存儲芯片類型及數(shù)量； （1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；要求：現(xiàn)有下列存儲芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138譯碼器和其他門電路（門電路自定）。 8位芯片；180。 板內(nèi)片選設(shè)4位地址； 不設(shè)板選，8個板同時工作，總線分時傳送；180。 180。地址格式分配如下：討論： 不對板譯碼、片譯碼分配具體地址位；180。 （4）總片數(shù) = 16片8 = 128片； = 8塊； （1）218 = 256K，則該機所允許的最大主存空間是256K8位（或256KB）； 采用字、位擴展技術(shù)設(shè)計；180。 結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。 由上可看出：片字數(shù)越少，片字長越長，引腳數(shù)越多。 …… …… a = 17，b = 4，總和 = 17+4 = 21； 設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2ab = 219；b = 219a；若a = 19，b = 1，總和 = 19+1 = 20； 12. 設(shè)有一個64K8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。 180。 頁選直接聯(lián)到芯片；問題：SRAM一般只一個片選端；譯碼輸出負載能力需考慮。180。 不分級畫；問題：180。 組容量 = 頁面容量 / 組數(shù) = 16K8位； = 64K8位 / 4 頁面容量 = 總?cè)萘?/ 頁面數(shù)首先應(yīng)確定各級的容量： 總片數(shù) = 64K8位 / 10244位 解：設(shè)采用SRAM芯片， 11. 畫出用10244位的存儲芯片組成一個容量為64K8位的存儲器邏輯框圖。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼。 解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。 10. 半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？ 分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來構(gòu)成CPU訪存周期。 CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取周期是存儲器速度指標(biāo)之一，它反映了存儲器真正的工作周期時間。 CPU訪存周期與存取周期的區(qū)別：讀出再生時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時由于CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。 再生以存儲單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行為單位，每次重寫整個存儲器所有芯片內(nèi)部存儲矩陣的同一行。 再生緊跟在讀操作之后，時間上是隨機進行的；刷新以最大間隔時間為周期定時重復(fù)進行。 再生主要解決DRAM存儲元破壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。 都是屬于重寫操作。 ?動作機制一樣。 共