最新定時器電子課程設計解析-文庫吧資料
2025-06-30 01:43本頁面
【正文】 出低電平到與非門U2A，U2A輸出高電平到U2B，此時0和1輸入到與非門U2B ，繼而U2B輸出高電平。 (3)當X=Y=0時，由于Y=0導致NANDB的輸出為”1”，使得NAND1的兩個輸入均為“1”，因此NANDA的輸出為“0”，如真值表第三列。如真值表第一列。正確接法應是將低位的Q4端接高位的EN端，高位計數(shù)器的CP端接VSS。有人誤將第一級的Q4端接到第二級的CP端，結(jié)果發(fā)現(xiàn)計數(shù)變成“逢八進一”了。將數(shù)片CD4518串行級聯(lián)時，盡管每片CD4518屬并行計數(shù)，但就整體而言已變成串行計數(shù)了。CD4518是一個同步加計數(shù)器，在一個封裝中含有兩個可互換二/十進制計數(shù)器，其功能引腳分別為1～7和9～15，該CD4518計數(shù)器是單路系列脈沖輸入（1腳或2腳，9腳或10腳），4路BCD碼信號輸出（3腳～6腳，11腳～14腳）。Vdd：正電源。 Q1A～Q4A：計數(shù)器輸出端。1CR、2CR：清除端。 共 15 頁， 第 5 頁圖2 555定時器引腳圖圖3 555定時器原理圖 CD4518CD4518是一個雙BCD同步加計數(shù)器，由兩個相同的同步4級計數(shù)器組成。8腳：外接電源VCC， ~ 16V，CMOS型時基電路VCC的范圍為3 ~ 18V。6腳：TH高觸發(fā)端。5腳：VC為控制電壓端。4腳：是直接清零端。2腳：低觸發(fā)端。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于VCC /3，則 C1 的輸出為 0，C2 的輸出為 1，可將 RS 觸發(fā)器置 0，使輸出為 0 電平。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 C1 的反相輸入端的電壓為 2VCC /3，C2 的同相輸入端的電壓為VCC /3。它提供兩個基準電壓VCC /3 和 2VCC /3555 定時器的功能主要由兩個比較器決定。555 定時器的電源電壓范圍寬，共 15 頁， 第 4 頁可在 ~16V 工作，7555 可在 3~18V 工作，輸出驅(qū)動電流約為 200mA，因而其輸出可與 TTL、CMOS 或者模擬電路電平兼容。 設計總流程圖 數(shù)字邏輯 控制模塊 脈沖信號 產(chǎn)生模塊 計數(shù)器計數(shù)模塊 數(shù)碼管顯示模塊 圖1 設計總流程圖，CD4518和CD4011介紹 555定時器 555定時器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。再者是計時數(shù)計數(shù)模塊，接收計時及中斷信號脈沖，從而控制計數(shù)器計數(shù)，且有清零功能，該模塊選用十進制計數(shù)器。首先是數(shù)字邏輯控制模塊，通過使用門電路來控制計時器進位及清零。2. 系統(tǒng)設計總體方案 設計
試題試卷相關(guān)推薦
鄂ICP備17016276號-1