電氣開(kāi)關(guān)電源高頻電磁波干擾概論解析-文庫(kù)吧資料
2025-06-30 00:10本頁(yè)面
【正文】 如果把嵌位二極管改為1N4007，第二個(gè)點(diǎn)就應(yīng)該沒(méi)有了，但這會(huì)降低效率。加大C101可以解決第一個(gè)點(diǎn)，加大共模電感可以同時(shí)解決這兩個(gè)點(diǎn)。前面的部分170KHz左右是開(kāi)關(guān)頻率的3倍頻（你的開(kāi)關(guān)頻率測(cè)量的不一定那么準(zhǔn)），工作后幅值減少說(shuō)明主要是差模干擾造成的，因?yàn)楣ぷ饕欢螘r(shí)間后高壓電解的ESR減小。 | 21樓 20081203 23:52 回復(fù) 學(xué)生不才，能不能指點(diǎn)下是怎么回事，先謝謝了！轉(zhuǎn)換部分電路如下圖：在165K170K的EMI很高，QP不到5個(gè)dB的余量，到后面1M這段基本上成線性減小，小到有十個(gè)dB的余量，其它地方都還好。工程師 (838) | 發(fā)消息 dianyuan21 另外整流二極管的問(wèn)題以后會(huì)有論述。理想的效果大的原因是LC形成一個(gè)二階網(wǎng)絡(luò)，來(lái)衰減差模電流，LC越大時(shí)其諧振頻率越低，當(dāng)然衰減效果更好。副總工程師 (3097) | 發(fā)消息 cmg 放在最后。2。1。副總工程師 (2377) | 發(fā)消息 greendot 副總工程師 (2761) | 發(fā)消息 斜陽(yáng)古道 這說(shuō)明你好沒(méi)有好好的完整的讀我放上的那個(gè)資料，你要問(wèn)的里面全部有答案。 | 15樓 20081201 13:00 回復(fù) 2 stage filter 的圖，100uF ，這時(shí)仿真的結(jié)果會(huì)一樣嗎？副總工程師 (2377) | 發(fā)消息 greendot 本網(wǎng)技工 (124) | 發(fā)消息 coocKK 高級(jí)工程師 (1287) | 發(fā)消息 libing 當(dāng)把開(kāi)關(guān)電源的頻率設(shè)定到150KHz時(shí)，在150K的衰減時(shí)8dB；但是如果把開(kāi)關(guān)頻率設(shè)定到130K，則開(kāi)關(guān)頻率的干擾不需要測(cè)量，需要關(guān)注的是開(kāi)關(guān)頻率的二倍頻，即260K，此時(shí)的衰減是很大的，從圖上看到有30dB的裕量。副總工程師 (3097) | 發(fā)消息 cmg 原因是兩階段時(shí)干擾信號(hào)經(jīng)過(guò)了兩級(jí)LC，是80dB/10倍頻程的衰減。第一個(gè)圖是兩階段差模濾波考慮元件寄生參數(shù)的真實(shí)等效電路，第二個(gè)圖是模擬的結(jié)果。 | 11樓 20081129 19:30 回復(fù) 在實(shí)際的設(shè)計(jì)中，并不需要單獨(dú)增加一個(gè)電感，可以利用共模(功率大的電源一般都要用）的漏感來(lái)做差模電感，這樣只需要增加一個(gè)X電容就可以了。如果一級(jí)濾波結(jié)果不好，自然想到兩階段濾波。大電解的ESR貢獻(xiàn)了差模噪音的低頻部分，ESL貢獻(xiàn)了差模噪音的高頻部分。不過(guò)我認(rèn)為在實(shí)際應(yīng)用中，仿真都不必做，我們只要理解其原理，知道怎么克服就可以了。開(kāi)關(guān)紋波電流的影響，開(kāi)關(guān)電流會(huì)在其左邊的電路部分的輸入阻抗上形成電壓，當(dāng)然會(huì)有電流流過(guò)LISN的檢測(cè)電阻，從而被測(cè)到EMI電流，由于是在兩根線間流動(dòng)的，所以是差模電流。大師，上面所說(shuō)的漏極面積指的是MOS的D 電阻，電容，MOS的回路面積還是其他什么 | 28樓 同時(shí)做一個(gè)調(diào)查，大家認(rèn)為這些內(nèi)容有沒(méi)有幫助？這些決定《三》之后還要不要繼續(xù)。為了避免打開(kāi)太慢，重開(kāi)一帖。PCB布線規(guī)則，減小感性耦合，方法根容性耦合差不多，好的布線對(duì)兩個(gè)方法都有用。自感影響的例子，由于X電容本省有自感存在，當(dāng)它濾除差模電流時(shí)本省的自感也產(chǎn)生干擾電壓，引起差模電流流動(dòng)，這就是非理想器件造成干擾的原因。感性耦合的例子：這個(gè)例子描述的噪音源的一端和輸入的差模濾波的回路有一個(gè)耦合，盡管耦合電感很小，但由于噪音源電流大，并且差模濾波回路阻抗很小，所以干擾還是可能超標(biāo)。輸入部分盡量遠(yuǎn)離MOS的漏極。此處介紹的PCB的布線規(guī)則。其實(shí)最右邊的圖也不是很好，最好往左邊靠。容性耦合的另一個(gè)例子：此處的例子是指漏極和地的電容，漏極雖然很小，但地很大，雖然傳導(dǎo)并不要求屏蔽室，在實(shí)際的EMI測(cè)試中還是在一個(gè)屏蔽的屋子里面，這實(shí)際上加大了圖中的Cs。不再贅述。容性耦合的一個(gè)例子：除了常見(jiàn)的這3個(gè)外其實(shí)還有很多，如初級(jí)、次級(jí)和Y電容組成的環(huán)路，變壓器初級(jí)、初級(jí)和屏蔽層的電容及屏蔽層的電感組成的環(huán)路等。第一幅圖把上面的計(jì)算電感等效的變壓器帶入電路里面，第二幅圖是測(cè)量和模擬的結(jié)果，可以看到互感的模型是很正確的，感性耦合確實(shí)向變壓器一樣。 仿真的結(jié)果和實(shí)際是基本上相符的。這個(gè)圖告訴我們，在電源里面兩個(gè)分離的物體是有電容效應(yīng)的，當(dāng)有交流信號(hào)時(shí)，就會(huì)有電流流過(guò)。標(biāo)準(zhǔn)要求測(cè)試的是QP和AV。記憶中信華，信測(cè)，質(zhì)檢中心
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1