【正文】 性內(nèi)存空間使用。寄存器D字節(jié)的內(nèi)容如下：MSB LSBVRT0000000IRQF當(dāng)有以下情況中的一種或幾種發(fā)生時(shí)，中斷請(qǐng)求標(biāo)志位（IRQF）置高：PF=PIE=lAF=AIE=lUF=UIE=1IRQF一旦為高IRQ腳輸出低。在四月的第一個(gè)星期日的1∶59∶59AM，時(shí)鐘調(diào)到3∶00∶00AM；在十月的最后一個(gè)星期日的1∶59∶59AM，時(shí)鐘調(diào)到1∶00∶00AM。DM：DM=0，二進(jìn)制；DM=1，BCD。SQWE：當(dāng)SQWE=0，SQW腳為低；當(dāng)SQWE=1，SQW輸出設(shè)定頻率的方波。此位在復(fù)位或設(shè)置SET為高時(shí)清0。UIE：當(dāng)UIE=0，禁止更新結(jié)束中斷輸出到IRQ。當(dāng)AIE=1，允許鬧鐘中斷輸出到IRQ。PIE：當(dāng)PIE=0，禁止周期中斷輸出到IRQ。SET位可讀寫，并不會(huì)受復(fù)位信號(hào)的影響。寄存器B字節(jié)的內(nèi)容如下：MSB LSBSETPIEAIEUIESQWEDM24/12DSEDV0，DV1，DV2：這3位是用來開關(guān)晶體振蕩器和復(fù)位分頻器。通過把寄存器B中的SET位設(shè)置為1可以禁止更新并將UIP位清0。當(dāng)UIP位為l時(shí)，更新即將開始；當(dāng)它為0時(shí)，表示在至少244μs內(nèi)芯片不會(huì)更新，此時(shí)，時(shí)鐘、日歷和鬧鐘信息可以通過讀寫相應(yīng)的字節(jié)獲得和設(shè)置。寄存器A字節(jié)的內(nèi)容如下：MSB LSBUIPDV2DV1DV0RS3RS2RS1RS0時(shí)鐘、日歷信息可以通過讀取合適的內(nèi)存字節(jié)獲得；時(shí)鐘、日歷和鬧鐘可以通過寫合適的內(nèi)存字節(jié)進(jìn)行設(shè)置或初始化。比如，日信息寄存器的地址為0x0107，控制寄存器B的地址為0x010B等。 日歷時(shí)鐘芯片DS12C887內(nèi)存空間映射示意圖地址0x000x09共10個(gè)寄存器分別存放的是秒、秒鬧鐘、分鐘、分鬧鐘、小時(shí)、時(shí)鬧鐘、星期、日、月和年信息，地址0x32為世紀(jì)信息寄存器（解決了“兩千年問題”）地址0x0A~0x0D四個(gè)寄存器分別為寄存器A、B、C、D，它們用于控制和存放某些狀態(tài)信息；其余的113字節(jié)地址空間是留給用戶使用的普通內(nèi)存空間。三 軟件設(shè)計(jì)軟件設(shè)計(jì)分兩部分：時(shí)鐘部分以及顯示部分。在以Intel總線時(shí)序模式工作時(shí)，它和51單片機(jī)的接口完全兼容，因此將它的地址/數(shù)據(jù)復(fù)用線AD0~AD鎖存輸入ALE、讀輸入DS、寫輸入和51單片機(jī)的對(duì)應(yīng)引腳直接相連。 日歷時(shí)鐘電路日歷時(shí)鐘芯片部分的電路圖。（/RD）、（/WR）引腳和日歷時(shí)鐘芯片的讀、寫引腳直接相連，它們均為低電平有效。P1端口用作數(shù)碼管的段碼接口，由于本設(shè)計(jì)的顯示不會(huì)出現(xiàn)小數(shù)點(diǎn)，因此只使用了a、b、c、d、e、f、g，而沒有使用dp（小數(shù)點(diǎn)）段。 實(shí)時(shí)日歷時(shí)鐘顯示系統(tǒng)單片機(jī)部分電路原理圖，U1為單片機(jī)芯片AT89C51。（5）液晶6端為使能信號(hào)，是操作時(shí)必須的信號(hào)。（3）液晶4端為向液晶控制器寫數(shù)據(jù)/寫命令選擇端。（2）液晶3端為液晶對(duì)比度調(diào)節(jié)端，通過一個(gè)10K電位器接地來調(diào)節(jié)液晶顯示對(duì)比度。第16腳：BLK背光電源負(fù)極，接GND。第7~14腳：D0~D7為8位雙向數(shù)據(jù)線。當(dāng)RS和RW共同為低電平時(shí)可以寫入指令或者顯示地址，當(dāng)RS為低電平RW為高電平時(shí)可以讀忙信號(hào)，當(dāng)RS為高電平RW為低電平時(shí)可以寫入數(shù)據(jù)。第4腳：RS為寄存器選擇，高電平時(shí)選擇數(shù)據(jù)寄存器、低電平時(shí)選擇指令寄存器。第2腳：VDD接5V正電源。在DS12C887內(nèi)有11字節(jié)RAM用來存儲(chǔ)時(shí)間信息，4字節(jié)用來存儲(chǔ)控制信息。更新周期DS12887每一秒執(zhí)行一次更新周期，保證時(shí)間、日歷的準(zhǔn)確。中斷控制和狀態(tài)位在寄存器B和C中，本文的其它部分將詳細(xì)描述每個(gè)中斷發(fā)生條件。定鬧中斷的發(fā)生率可編程，從每秒一次到每天一次，周期性中斷的發(fā)生率可從500ms到122s選擇。非易失RAM在DS1288中，114字節(jié)通用非易失RAM不專用一任何特殊功能，它們可被處理器程序用作非易失內(nèi)存，在更新周期也可訪問。時(shí)間可選擇12小時(shí)制或24小時(shí)制，當(dāng)選擇12小時(shí)制時(shí)，小時(shí)字節(jié)的高門為邏輯“1”代表PM。 RESET（復(fù)位輸出）：當(dāng)該腳保持低電平時(shí)間大于200ms，DS12887有效復(fù)位。沒有中斷的條件滿足時(shí)，IRQ處于高阻態(tài)。在此模式下，R/W引腳與通用RAM的寫允許信號(hào)（WE）的含義相同。R/W（讀/寫輸入）：R/W引腳也有兩種操作模式。DS（數(shù)據(jù)選通或讀輸入）：DS/RD引腳有兩種操作模式，取決于MOT引腳的電平，當(dāng)使用Motorola時(shí)序時(shí)，DS是一正脈沖，出現(xiàn)在總線周期的后段，稱為數(shù)據(jù)選通；在讀周期，DS指示DS12887驅(qū)動(dòng)雙向總線的時(shí)刻；在寫周期，DS的后沿使DS12887鎖存寫數(shù)據(jù)。AD0AD7（雙向地址/數(shù)據(jù)復(fù)用線）：總線接口，可與Motorola微機(jī)系列和Intel微機(jī)系列接口。MOT（模式選擇）：MOT引腳接到Vcc時(shí)，選擇MOTOROLA時(shí)序，當(dāng)接到GND時(shí)，選擇Intel時(shí)序。各管腳說明如下：VCC：直流電源+5V電壓。 日歷時(shí)鐘芯片DS12C887內(nèi)部結(jié)構(gòu)框圖，DS12C887內(nèi)部可看成由電源、日歷時(shí)鐘信息、寄存器和存儲(chǔ)器，以及總線接口四部分構(gòu)成，四部分配合工作，共同實(shí)現(xiàn)芯片的功能。P3口也可作為AT89C51的一些特殊功能口使用如： RXD（串行輸入口）； TXD（串行輸出口）； /INT0（外部中斷0）； /INT1（外部中斷1）； T0（記時(shí)器0外部輸入）； T1（記時(shí)器1外部輸入）； /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通）； /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）； 日歷時(shí)鐘芯片DS12C887日歷時(shí)鐘芯片選用DS12C887。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。P3口第二功能是可作為系統(tǒng)具有控制功能的控制線，另外P3口可驅(qū)動(dòng)4個(gè)LSTTL門電路。P3口（～，10～17腳）雙功能口：P3口做通用I/O接口使用，輸出功能控制線為高電平，與非門的輸出取決于鎖存器的狀態(tài)，此時(shí)鎖存器Q端的狀態(tài)與其引腳狀態(tài)是一致的。在外接程序存儲(chǔ)器中，由于訪問外部存儲(chǔ)器操作連續(xù)不斷，P2口不斷送出地址高8位。當(dāng)系統(tǒng)中接有外部存儲(chǔ)器時(shí)，P2口用于輸出高8位地址A8～A15，這時(shí)在CPU控制下，轉(zhuǎn)換開關(guān)MUX倒向右邊，接通內(nèi)部地址總線。P1口（～，1～8腳）準(zhǔn)雙向口：P1口做通用I/O接口使用，P1口的每一位口線能獨(dú)立地作用于輸入線，P1口可驅(qū)動(dòng)4個(gè)TTL門。若從P0口輸出地址數(shù)據(jù)信息，此時(shí)控制端為高電平，若從P0口輸入數(shù)據(jù)指令信息時(shí)，引腳信號(hào)應(yīng)從輸入三態(tài)緩沖器進(jìn)入地址總線，它可驅(qū)動(dòng)8個(gè)TTL門。（5）I/O接口P0口（～，39～32腳）三態(tài)雙向口：P0口結(jié)構(gòu)包括一個(gè)輸出鎖存器、兩個(gè)三態(tài)緩沖器、一個(gè)輸出驅(qū)動(dòng)電路和一個(gè)輸出控制端。（29腳）片外程序存儲(chǔ)器讀選通：低電平有效，作為程序存儲(chǔ)器的讀信號(hào)，輸出負(fù)脈沖，將相應(yīng)的存儲(chǔ)單元的指令讀出并送到P0口，可驅(qū)動(dòng)8個(gè)TTL門。ALE（30腳）地址鎖存信號(hào)：當(dāng)訪問外部存儲(chǔ)器時(shí)，P0口輸出的低8位地址由ALE輸出的控制信號(hào)鎖存到片外地址鎖存器，P0口輸出地址低8位后，又能與片外存儲(chǔ)器之間傳送信息?！? XTAL2（18腳）——芯片內(nèi)部振蕩電路（單級(jí)反相放大器）輸出端。空閑方式停止CPU的工作，但允許RAM，定時(shí)/計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。（a）（b）所示 （a) (b) AT89C51單片機(jī)邏輯框圖及引腳圖功能特性概述：AT89C51提供以下標(biāo)準(zhǔn)功能：8k字節(jié)Flash閃速存儲(chǔ)器，256字節(jié)內(nèi)部RAM，32個(gè)I/O口線，3個(gè)16位定時(shí)/計(jì)數(shù)器，一個(gè)6向量兩級(jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。（12）可編程全雙工串行通道。（10）兩個(gè)16位定時(shí)器/計(jì)數(shù)器。（8）128﹡8位內(nèi)部RAM。（6）全靜態(tài)工作：可從0HZ到16MHZ。（4）存儲(chǔ)數(shù)據(jù)保存時(shí)間為10年。（2）片內(nèi)有4KB可在線重復(fù)編程的快閃擦寫存儲(chǔ)器（Flash Memory）。AT89C51是低電壓，高性能CMOS8位單片機(jī)，片內(nèi)含8k bytes的可反復(fù)擦寫的只讀程序存儲(chǔ)器（PEROM）和256 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM），器件采用高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，與標(biāo)準(zhǔn)MCS51指令系統(tǒng)及8051產(chǎn)品引腳兼容，片內(nèi)置通用8位中央處理器（CPU）和Flash存儲(chǔ)單元，功能強(qiáng)大的AT89C51單片機(jī)適合于許多較為復(fù)雜控制應(yīng)用場合。 系統(tǒng)硬件結(jié)構(gòu)框圖 主要器件本系統(tǒng)的主要器件是單片機(jī)，日歷時(shí)鐘芯片以及LED顯示驅(qū)動(dòng)芯片。 二 硬件電路設(shè)計(jì)本設(shè)計(jì)的硬件電路設(shè)計(jì)主要是圍繞日歷時(shí)鐘芯片DS12C887的使用進(jìn)行的。這就需要單片機(jī)不斷地對(duì)顯示進(jìn)行控制，CPU需要不斷地進(jìn)行顯示刷新，用一個(gè)74LS154作為五個(gè)LED的段選輸入，采用動(dòng)態(tài)顯示的方式連接。而各位的公共陽極或公共陰極則分別由相應(yīng)的I/O口線控制，實(shí)現(xiàn)各