【正文】 平臺(tái)兼容等優(yōu)點(diǎn)，并且在DE2開(kāi)發(fā)板上自帶了SD卡接口，所以在本設(shè)計(jì)中，采用Kingston公司的1GB的SD卡來(lái)存儲(chǔ)數(shù)據(jù)文件和MP3文件，并且采用的是SD卡的SPI 總線協(xié)議。大小猶如一張郵票的SD記憶卡，重量只有2克，但卻擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動(dòng)靈活性以及很好的安全性。SD卡的結(jié)構(gòu)能保證數(shù)字文件傳送的安全性，也很容易重新格式化，所以有著廣泛的應(yīng)用領(lǐng)域，它被廣泛地于便攜式裝置上使用，例如數(shù)碼相機(jī)、個(gè)人數(shù)碼助理（PDA）和多媒體播放器等。 SD卡簡(jiǎn)介及FAT16文件系統(tǒng)構(gòu)成介紹SD卡（Secure Digital Memory Card）中文翻譯為安全數(shù)碼卡，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備，不需要額外的電源來(lái)保持其上記憶的信息。開(kāi)始和停止條件都由主控器產(chǎn)生。4．停止條件:SDA的上升沿，此時(shí)，SCL為高。2．寫字節(jié):得到確認(rèn)信息：此時(shí)SCL為低，F(xiàn)PGA傳出8位數(shù)據(jù)，當(dāng)?shù)?個(gè)時(shí)鐘到來(lái)的時(shí)候，F(xiàn)PGA收到一個(gè)來(lái)自STA013的確認(rèn)信息。 圖34 合法數(shù)據(jù)格式I2C總線有如下四種基本操作：1．開(kāi)始條件:SDA由高到低躍變，SCL為高。在傳輸?shù)倪^(guò)程中，當(dāng)用到主控接收器的情況下，主控接收器必須發(fā)出一數(shù)據(jù)結(jié)束信號(hào)給被控發(fā)送器，被控發(fā)送器必須釋放數(shù)據(jù)線，以允許 主控器產(chǎn)生停止條件。與應(yīng)答對(duì)應(yīng)的時(shí)鐘脈沖由主控器產(chǎn)生，發(fā)送器在應(yīng)答期間必須下拉SDA線。I2C數(shù)據(jù)總線傳送時(shí)序如圖33所示。輸出到SDA線上的每個(gè)字節(jié)必須是8位，每次傳輸?shù)淖止?jié)不受限制，每個(gè)字節(jié)必須有一個(gè)應(yīng)答為ACK。本設(shè)計(jì)中用到的是快速模式最快可達(dá)400kbit/s，完全可以達(dá)到STA013對(duì)MP3數(shù)據(jù)傳輸?shù)囊?。在I2C總線上產(chǎn)生時(shí)鐘信號(hào)通常是主機(jī)器件的責(zé)任，當(dāng)在總線上傳輸數(shù)據(jù)時(shí)每個(gè)主機(jī)生成自己的時(shí)鐘信號(hào)。為了保證數(shù)據(jù)可靠地傳送，任一時(shí)刻總線只能有由某一臺(tái)主機(jī)控制一個(gè)微處理器應(yīng)該在總線空閑時(shí)發(fā)啟動(dòng)數(shù)據(jù)，為了妥善解決多臺(tái)微處理器同時(shí)發(fā)啟數(shù)據(jù)傳送（總線控制權(quán)）的沖突，并決定由哪一臺(tái)微處理器控制總線。本設(shè)計(jì)中FPGA作為主機(jī)，STA013作為從機(jī)通訊。主機(jī)和從機(jī)的數(shù)據(jù)傳送，可以由主機(jī)發(fā)送數(shù)據(jù)到從機(jī)，也可以是從機(jī)發(fā)到主機(jī)。被主機(jī)尋訪的設(shè)備都稱為從機(jī)。I2C總線的運(yùn)行（數(shù)據(jù)傳輸）由主機(jī)控制。I2C串行總線有兩根信號(hào)線：一根雙向的數(shù)據(jù)線SDA；另一根是時(shí)鐘線SCL。解碼芯片STA013的功能框圖如圖32所示。（4）輸出數(shù)字音頻信號(hào)：STA013解碼后的數(shù)字音頻信號(hào)由PIN9（SDO串行數(shù)據(jù)輸出）、PIN10（SCKT串行時(shí)鐘）、PINI11（LRCKT左右聲道時(shí)鐘）、PIN12（OCLK采樣時(shí)鐘）4個(gè)引腳輸出到D/A轉(zhuǎn)換器CS4334。（3）解碼：該過(guò)程由STA013的DSP核來(lái)進(jìn)行，它先通過(guò)MP3頭文件來(lái)識(shí)別歌曲的一些解碼參數(shù)從而自動(dòng)適應(yīng)不同的MP3歌曲的解碼，如通過(guò)識(shí)別信號(hào)的采樣頻率來(lái)自動(dòng)調(diào)整其輸出的時(shí)鐘頻率。它同時(shí)還可以自動(dòng)探測(cè)MP3的采樣頻率（、48KHz等）并合理調(diào)DAC的時(shí)鐘。（2）傳送MP3數(shù)據(jù)：傳送MP3數(shù)據(jù)的基本思想就是在STA013需要數(shù)據(jù)的時(shí)候給它傳送，使用者不需要關(guān)心MP3的比特率問(wèn)題，STA013會(huì)測(cè)定MP3的比特率，然后決定以合理的速度接受傳過(guò)來(lái)的數(shù)據(jù)，同時(shí)給出繼續(xù)需要數(shù)據(jù)的信號(hào)。MP3解碼電路原理圖如附錄C所示，其對(duì)應(yīng)的PCB如圖31所示。D/A轉(zhuǎn)換芯片采用的是24bit串行數(shù)模轉(zhuǎn)換芯片CS4331，它支持的采樣頻率從2KHz～100KHz可變，能輸出“錄音線等級(jí)”（linelevel）的高品質(zhì)音頻信號(hào)。STA013通過(guò)I2C接口接收輸入數(shù)據(jù)，解碼后的信號(hào)可以是立體聲、單聲道或者雙聲道的數(shù)字輸出，可以通過(guò)PCM輸出接口，直接送去D/A轉(zhuǎn)換芯片處理。其中GPIO_11和 GPIO_12分別與STA013 中的SDA、SCL 相連，實(shí)現(xiàn)與STA013的I2C 通訊；GPIO_13口和GPIO_14口分別與STA013的SDI、SCKR 連接，用來(lái)實(shí)現(xiàn)主機(jī)與從機(jī)STA013 的SPI 協(xié)議通訊，傳輸MP3數(shù)據(jù)；GPIO_15和GPIO_16分別與STA013 的RESET 、DATA_REQ引腳相連。STA013支持多種不同的采樣頻率，有1123，且該解碼芯片可以直接完成各種格式MP3 數(shù)據(jù)流的解碼操作，解碼速度從8kbit/s 到320kbit/s,具有左右聲道獨(dú)立的音量控制，重低音、中音、高音均衡控制,STA013能在三種不同時(shí)鐘頻率下工作（、10MHz）。 MP3解碼硬件電路方案設(shè)計(jì)及實(shí)現(xiàn)電路中的解碼芯片選擇的是ST（意法半導(dǎo)體）公司的一款集成度較高、靈活性較強(qiáng)的解碼芯片STA013。由于解碼過(guò)程中需要執(zhí)行大量的算法，這將會(huì)增加處理器的負(fù)荷，降低處理器性能。：購(gòu)買硬件解碼設(shè)備將會(huì)增加本播放器的成本。硬件實(shí)現(xiàn)MP3解碼，可以購(gòu)買專門的MP3解碼芯片，比較如下：：l 減少工作量，加快開(kāi)發(fā)進(jìn)度。其中硬件部分如處理器用Altera公司的Nios II軟核來(lái)實(shí)現(xiàn)，MP3音樂(lè)文件存儲(chǔ)于外部的SD卡中，DE2開(kāi)發(fā)板上有4個(gè)為用戶預(yù)留的按鈕可以用來(lái)輸入，作為MP3播放器的功能鍵，輸出可以使用開(kāi)發(fā)板上的輸出口來(lái)接音頻設(shè)備，用戶與開(kāi)發(fā)板的交互可以使用開(kāi)發(fā)板上RS232串行口和JTAG口。：存放MP3歌曲和MP3解碼程序。：控制MP3播放等功能的按鈕。根據(jù)功能需要?jiǎng)澐窒到y(tǒng)模塊，對(duì)需求進(jìn)行分析如下：，需要一個(gè)開(kāi)發(fā)板與PC交互的接口。 MP3播放器的系統(tǒng)需求MP3播放器最主要的功能便是實(shí)現(xiàn)音樂(lè)的播放。MP3使用了非常經(jīng)典的Huffman算法，Huffman算法產(chǎn)生一個(gè)可變碼長(zhǎng)的位流，并且可以根據(jù)一個(gè)相應(yīng)的表格解決碼流不等長(zhǎng)的問(wèn)題，而且解碼速度非?？?，同時(shí)壓縮比也較高，平均可節(jié)省20%的空間，MP3一個(gè)顯著的缺點(diǎn)就是延遲時(shí)間長(zhǎng)，它的最小理論延時(shí)是59ms，而實(shí)際上的值要比這要大許多，而且同系統(tǒng)的實(shí)現(xiàn)方法有關(guān)，很難給出一個(gè)精確的值。人耳的聽(tīng)覺(jué)并不是線性的，而且人耳對(duì)于不同的聲音的感覺(jué)是不同的，強(qiáng)的聲音往往可以淹沒(méi)弱的聲音。即使使用二十四分之一的壓縮因子，仍然比單純降低采樣率的音質(zhì)要好。如果對(duì)于一段聲音不進(jìn)行壓縮的話，那么每存儲(chǔ)一分鐘的立體聲CD音質(zhì)音樂(lè)必須用10Mbit，這是一個(gè)十分大的開(kāi)銷。同時(shí)，為了適應(yīng)多通道語(yǔ)音通信的需要，新標(biāo)準(zhǔn)又提出了多語(yǔ)言通信的壓縮算法，并且可以提供一個(gè)額外的LFE通道（low frequency enhancement channel），該標(biāo)準(zhǔn)后來(lái)被名為ISO138183標(biāo)準(zhǔn)。它們同Erlanger大學(xué)合作開(kāi)展了一個(gè)項(xiàng)目，最后IIS提出了一個(gè)非常優(yōu)秀的算法，也就是ISOMPEGI音頻的第三層，同時(shí)通過(guò)的ISO111723標(biāo)準(zhǔn)也就成為了MPEG標(biāo)準(zhǔn)中的一部分。第3章 MP3播放器硬件系統(tǒng)設(shè)計(jì)方案 MP3原理MP3是MPEG標(biāo)準(zhǔn)中的音頻標(biāo)準(zhǔn)中的一部分。因此，現(xiàn)在還難以從軟硬件劃分所得的高層描述自動(dòng)綜合出在功能和性能上滿足要求的軟硬件。軟件綜合又稱為代碼生成（Code Generation），硬件綜合通常分為高層次綜合和邏輯綜合兩種層次。軟硬件混合實(shí)現(xiàn)方式往往能夠達(dá)到系統(tǒng)設(shè)計(jì)目標(biāo)的最佳平衡點(diǎn)，軟硬件劃分（Hardware/Software Partition）的任務(wù)是把系統(tǒng)功能劃分為軟件實(shí)現(xiàn)的部分和硬件實(shí)現(xiàn)的部分，并使得整個(gè)系統(tǒng)的性能、成本指標(biāo)達(dá)到最佳平衡點(diǎn)，是軟硬件協(xié)同設(shè)計(jì)中的一個(gè)重要課題，劃分結(jié)果力求保證速度、減小成本、降低功耗，如圖24所示。Sopc中的部件大多都由軟件和硬件兩種基本的實(shí)現(xiàn)方式。典型的軟硬件協(xié)同設(shè)計(jì)流程如圖 23所示。軟硬件協(xié)同設(shè)計(jì)的目標(biāo)是在設(shè)計(jì)過(guò)程中把軟件、硬件結(jié)合起來(lái)，作為一個(gè)系統(tǒng)綜合考慮，實(shí)現(xiàn)整個(gè)系統(tǒng)設(shè)計(jì)的最優(yōu)化，以及設(shè)計(jì)工作的自動(dòng)化。SOPC技術(shù)研究的主要內(nèi)容如圖22所示。SOPC設(shè)計(jì)有3個(gè)大的研究領(lǐng)域：IP核生成與復(fù)用技術(shù)、軟硬件協(xié)同設(shè)計(jì)技術(shù)（Hardware software CoDesign），超深亞微米（Very Deep SubMicron）集成電路設(shè)計(jì)技術(shù)。Sopc的設(shè)計(jì)過(guò)程是一項(xiàng)非常復(fù)雜且極具挑戰(zhàn)性的工作，沒(méi)有一套有效的設(shè)計(jì)方法很難保證芯片的正確、高效。在正向設(shè)計(jì)時(shí)，也往往有把“自頂向下”和“自底向上”兩者結(jié)合起來(lái)完成一個(gè)芯片設(shè)計(jì)的?！白缘紫蛏稀钡恼蛟O(shè)計(jì)：是在系統(tǒng)劃分和分解的基礎(chǔ)上先進(jìn)行單元設(shè)計(jì)，在單元精心設(shè)計(jì)后逐步向上進(jìn)行功能塊，子系統(tǒng)設(shè)計(jì)以至到最終的系統(tǒng)總成。自頂向下的設(shè)計(jì)從系統(tǒng)級(jí)開(kāi)始，將整個(gè)數(shù)字系統(tǒng)劃分為幾個(gè)較小模塊，然后這些模塊又分別細(xì)分為更小的模塊，直到可以用基本元件來(lái)實(shí)現(xiàn)為止。在很多情況下，這是需進(jìn)行硬件仿真的，以最終確定邏輯設(shè)計(jì)的正確性。在這一步中，盡可能采用規(guī)則結(jié)構(gòu)來(lái)實(shí)現(xiàn)和利用已經(jīng)過(guò)考驗(yàn)的邏輯單元或模塊。下一步是把結(jié)構(gòu)轉(zhuǎn)換成邏輯圖，即進(jìn)行邏輯設(shè)計(jì)。接著進(jìn)行結(jié)構(gòu)設(shè)計(jì)，根據(jù)芯片的特點(diǎn)，將其分解為接口清晰，相互關(guān)系明確，盡可能簡(jiǎn)單的子系統(tǒng)，得到一總體結(jié)構(gòu)。然后從頂層開(kāi)始,連續(xù)地逐層向下分解，直到系統(tǒng)的所有模塊都小到便于掌握為止。這樣逐層、逐個(gè)地進(jìn)行定義、設(shè)計(jì)、編程和測(cè)試，直到所有層次上的問(wèn)題均由實(shí)用程序來(lái)解決，就能設(shè)計(jì)出具有層次結(jié)構(gòu)的程序。圖21 TOPDOWN設(shè)計(jì)方法自頂向下是一種逐步求精的設(shè)計(jì)程序的過(guò)程和方法。這就允許多個(gè)設(shè)計(jì)者同時(shí)設(shè)計(jì)一個(gè)系統(tǒng)中的不同模塊，且底層的設(shè)計(jì)可以用其上一層的行為級(jí)設(shè)計(jì)進(jìn)行仿真驗(yàn)證。但如此大規(guī)模的電路設(shè)計(jì)是不可能由一個(gè)或幾個(gè)設(shè)計(jì)工程師來(lái)完成而不出錯(cuò)?，F(xiàn)在PLD中已經(jīng)廣泛嵌入RAM/ROM，F(xiàn)IFO等存儲(chǔ)模塊，有的PLD里還內(nèi)嵌了DSP模塊，如Xilinx的VertexII器件系列中就嵌入了DSP，將來(lái)的PLD還要嵌入多種功能模塊，可以實(shí)現(xiàn)各種復(fù)雜的操作和運(yùn)算。查找表（Lookuptable）簡(jiǎn)稱LUT，它本質(zhì)上是一個(gè)RAM，目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的16*1的RAM。4. FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。2. FPGA可做其它全定制或半定制ASIC電路的中試樣片。而對(duì)基于EEPROM工藝的CPLD來(lái)說(shuō)，則不存在這樣的問(wèn)題，在數(shù)據(jù)下載芯片后，掉電后也不會(huì)丟失，唯一的缺點(diǎn)是CPLD芯片數(shù)據(jù)擦寫次數(shù)往往有限，對(duì)產(chǎn)品開(kāi)發(fā)階段的技術(shù)設(shè)計(jì)人員要求較高。FPGA（Field Programmable Gate Array）是指現(xiàn)場(chǎng)可編程門陣列，多為SRAM工藝，基于查找表（Look Up Table）結(jié)構(gòu)，F(xiàn)PGA在掉電后信息即丟失，所以每次上電后需對(duì)FPGA進(jìn)行重新加載，要外掛配置用的EEPROM。在研究的基礎(chǔ)上提出了基于Nios II（SOPC）的軟硬件協(xié)同設(shè)計(jì)、軟硬件協(xié)同劃分的方法和基于Nios II的軟硬件協(xié)同的開(kāi)發(fā)流程。本文對(duì)軟硬件協(xié)同的相關(guān)技術(shù)進(jìn)行了研究，并體現(xiàn)于設(shè)計(jì)中。在不久的將來(lái)，隨著軟硬件協(xié)同設(shè)計(jì)技術(shù)研究的深入，支持FPGA設(shè)計(jì)實(shí)現(xiàn)的功能強(qiáng)大的軟硬件協(xié)同設(shè)計(jì)平臺(tái)將會(huì)出現(xiàn)，并加速推進(jìn)嵌入式系統(tǒng)的設(shè)計(jì)研發(fā)進(jìn)程。在國(guó)內(nèi)，這方面的研究研發(fā)已展開(kāi)并取得了初步的成果。研究研發(fā)功能強(qiáng)大的軟硬件協(xié)同設(shè)計(jì)平臺(tái)，是這一技術(shù)逐漸走向成熟的標(biāo)志，而基于FPGA實(shí)現(xiàn)的Sopc技術(shù)，比基于ASIC實(shí)現(xiàn)的SoC技術(shù)提供了一種更靈活而成本低廉的系統(tǒng)級(jí)芯片設(shè)計(jì)方式。微處理器是嵌入式系統(tǒng)的核心，可仿真的微處理器模型是這些仿真工具的重要組成部分，但大部分工具將微處理器模型看作是不可變的。早期的軟硬件協(xié)同設(shè)計(jì)工具僅僅支持協(xié)同驗(yàn)證，大多數(shù)工具都只有在體系結(jié)構(gòu)層設(shè)計(jì)基本完成后才能仿真硬件和軟件模塊的相互作用。Ptolemy的擴(kuò)展性很好，在Ptolemy中有許多C++語(yǔ)言開(kāi)發(fā)的域（Domain）和節(jié)點(diǎn)（Star）作為仿真的構(gòu)件，用戶可以編寫新的域和節(jié)點(diǎn)，并構(gòu)造自己的仿真模型。有關(guān)協(xié)同仿真的研究項(xiàng)目中，Berkeley大學(xué)的Ptolemy是最有影響的。國(guó)外相關(guān)研究：CASTLE（Code sign and Synthesis Tool Environment）由德國(guó)信息技術(shù)國(guó)家研究中心系統(tǒng)設(shè)計(jì)研究所開(kāi)發(fā)。主要EDA廠家（Candence， ALTERA）目前已經(jīng)推出部分支持軟硬件協(xié)同設(shè)計(jì)的工具，并將軟硬件協(xié)同設(shè)計(jì)作為下一代的系統(tǒng)級(jí)EDA工具的關(guān)鍵技術(shù)。在MP3中使用了許多技術(shù)其中包括心理聲學(xué)以確定音頻的哪一部分可以丟棄。MP3音頻可以按照不同的位速進(jìn)行壓縮，提供了在數(shù)據(jù)大小和聲音質(zhì)量之間進(jìn)行權(quán)衡的一個(gè)范圍。使用MP3播放器對(duì)MP3文件進(jìn)行實(shí)時(shí)的解壓縮（解碼），這樣，高品質(zhì)的MP3音樂(lè)就播放出來(lái)了。正是因?yàn)镸P3體積小，音質(zhì)高的特點(diǎn)使得MP3格式幾乎成為網(wǎng)上音樂(lè)的代名詞。MP3是利用MPEG Audio Layer 3 的技術(shù)，將音樂(lè)以1:10 甚至1:12的壓縮率，壓縮成容量較小的file，換句話說(shuō)，能夠在音質(zhì)丟失很小的情況下把文件壓縮到更小的程度。它是在1991年由位于德國(guó)埃爾朗根的研究組織FraunhoferGesellschaft的一組工程師發(fā)明和標(biāo)準(zhǔn)化的。 MPEG Layer 3MP3全稱是動(dòng)態(tài)影像專家壓縮標(biāo)準(zhǔn)音頻層面3（Moving Picture Experts Group Audio Layer III）。用戶不需要再像傳統(tǒng)的系統(tǒng)設(shè)計(jì)一樣，繪制龐大復(fù)雜的電路板，一點(diǎn)點(diǎn)的連接焊制，只需要使用精確的語(yǔ)言，綜合時(shí)序設(shè)計(jì)直接在器件庫(kù)中調(diào)用各種通用處理器的標(biāo)準(zhǔn)，然后通過(guò)仿真之后就可以直接交付芯片廠商進(jìn)行生產(chǎn)。SOC最大的特點(diǎn)是成功實(shí)現(xiàn)了軟硬件無(wú)縫結(jié)合，直接在處理器片內(nèi)嵌入操作系統(tǒng)的代碼模塊。一般而言，嵌入式系統(tǒng)的構(gòu)架可以分成四個(gè)部分：處理器、存儲(chǔ)器、輸入輸出（I/O）和軟件（由于多數(shù)嵌入式設(shè)備的應(yīng)用軟件和操作系統(tǒng)都是緊密結(jié)合的，在這里我們對(duì)其不加區(qū)分，這也是嵌入式系統(tǒng)和Windows系統(tǒng)的最大區(qū)別）。所以，如果能建立相對(duì)通用的軟硬件基礎(chǔ)，然后在其上開(kāi)發(fā)出適應(yīng)各種需要的系統(tǒng)，是一個(gè)比較好的發(fā)展模式。例如Palm之所以在PDA領(lǐng)域占有70％以上的市場(chǎng)，就是因?yàn)槠淞⒆阌趥€(gè)人電子消費(fèi)品，著重發(fā)展圖形界面和多任務(wù)管理；而風(fēng)河的Vxworks之所以在火星車上得以應(yīng)用，則是因?yàn)槠涓邔?shí)時(shí)性和高可靠性。 　　2. 嵌入式系統(tǒng)是將先進(jìn)的計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和電子技術(shù)和各個(gè)行業(yè)的具體應(yīng)用相結(jié)合后的產(chǎn)物，