【正文】 標(biāo)器件型號(hào) Package: ff896目標(biāo)器件家族 Device: xc2vp30EDK版本 VerMgmt: IntStyle: default MHS File: MSS File: NPL File: projnav/ Architecture: virtex2p Please do not modify this file by hand XmpVersion: 總的來(lái)講，XMP文件是由XPS軟件自動(dòng)生成的，用戶(hù)一般不要自行修改。用UltraEditor等文本編輯工具可打開(kāi)查看，ProgStart為程序的起始位置，對(duì)應(yīng)著內(nèi)存的起始地址；StackSize標(biāo)志著堆棧信息。XPS的應(yīng)用標(biāo)簽包含了用戶(hù)所需要的工具和命令。因此，在將處理器、外圍設(shè)備組裝到硬件系統(tǒng)上，且定義了地址映射后，可以利用XPS來(lái)產(chǎn)生BSP。 1．板級(jí)支持包Board Support Package（BSP） BSP為每個(gè)處理器定義了系統(tǒng)的硬件元素。了解相應(yīng)格式的文件是掌握EDK工具操作的必備知識(shí)。硬件部分比特流包括MHS文件、用戶(hù)自定義HDL代碼，二者經(jīng)過(guò)綜合實(shí)現(xiàn)后，生成硬件系統(tǒng)的比特流文件；軟件系統(tǒng)包括MSS文件、通過(guò)GCC編譯器，再經(jīng)過(guò)連接合成軟件系統(tǒng)的比特流文件；最后通過(guò)Data2MEM過(guò)程，將軟、硬件比特流合成完整系統(tǒng)比特流文件，通過(guò)JTAG鏈路下載到FPGA芯片中。 8. 在線調(diào)試：可利用XMD工具或ChipScope工具調(diào)試，通過(guò)JTAG編程電纜在線調(diào)試，下載可執(zhí)行軟件代碼、控制執(zhí)行，并監(jiān)控相關(guān)系信息。 6. 合并軟、硬件比特流：編譯軟件后，需要將軟、硬件可執(zhí)行文件合并在一起，生成最終的二進(jìn)制比特文件。 5. 開(kāi)發(fā)軟件系統(tǒng)：針對(duì)軟件需求編寫(xiě)硬件代碼，確定軟件的操作系統(tǒng)、庫(kù)、外設(shè)驅(qū)動(dòng)等屬性，針對(duì)每個(gè)應(yīng)用軟件工程，設(shè)置編譯器、優(yōu)化級(jí)別、使用的連接文件等信息。 3. 生成仿真文件并測(cè)試硬件系統(tǒng)：生成硬件系統(tǒng)的仿真文件，可選擇行為級(jí)、結(jié)構(gòu)級(jí)以及時(shí)序級(jí)仿真，利用ModelSim等工具測(cè)試系統(tǒng)，特別是用戶(hù)自定義的外設(shè)；如果測(cè)試失敗，需要返回上一步修改。 2. 添加IP Core以及用戶(hù)定制外設(shè)：在XPS中添加所需的IP Core，對(duì)于XPS庫(kù)中缺少的模塊，需要用戶(hù)自行設(shè)計(jì)。完成設(shè)計(jì)后，在XPS中將FPGA比特流和可執(zhí)行可鏈接格式文件下載，就可以進(jìn)行目標(biāo)器件的配置。設(shè)計(jì)者只需要輸入時(shí)鐘時(shí)序、重配置信息以及一些應(yīng)用代碼即可。XPS提供了行為級(jí)、結(jié)構(gòu)級(jí)以及定時(shí)精確級(jí)等三種類(lèi)型的仿真。簡(jiǎn)單的軟件開(kāi)發(fā)可以在XPS里完成，而對(duì)于更復(fù)雜的應(yīng)用開(kāi)發(fā)和調(diào)試，Xilinx則推薦使用SDK工具。XPS主要用來(lái)嵌入式處理器硬件系統(tǒng)的開(kāi)發(fā)。圖921為基于EDK的嵌入式設(shè)計(jì)的簡(jiǎn)化流程圖。 EDK設(shè)計(jì)的實(shí)現(xiàn)流程 1．基于EDK的開(kāi)發(fā)流程 一個(gè)完整的嵌入式設(shè)計(jì)流程包括硬件設(shè)計(jì)和調(diào)試、軟件設(shè)計(jì)與調(diào)試，各個(gè)步驟相對(duì)獨(dú)立但又相輔相成。 4）安裝完成后，會(huì)在桌面以及程序菜單中添加EDK的快捷方式。最后進(jìn)入安裝確認(rèn)對(duì)話(huà)框，單擊“Install”按鈕，即可按照用戶(hù)的設(shè)置自動(dòng)安裝ISE。圖919 2）下一個(gè)對(duì)話(huà)框是Xilinx軟件的授權(quán)聲明對(duì)話(huà)框，如圖920所示，選中“I accept the terms of this software license”，單擊“ Next”后進(jìn)入注冊(cè)碼輸入對(duì)話(huà)框，輸入正確的注冊(cè)碼后，單擊“ Next”按鍵后，出現(xiàn)安裝路徑對(duì)話(huà)框，單擊“Browse”按鍵后選擇自定義安裝路徑，單擊“ Next”按鍵繼續(xù)。EDK的具體安裝過(guò)程如下： 1）將安裝光盤(pán)放進(jìn)DVD光驅(qū)，等待其自動(dòng)運(yùn)行（如果沒(méi)有自動(dòng)運(yùn)行，），歡迎界面后會(huì)出現(xiàn)如圖919所示的獲取注冊(cè)碼對(duì)話(huà)框，可以通過(guò)網(wǎng)站、郵件和傳真方式申請(qǐng)注冊(cè)碼。為了更好地使用軟件，至少需要512M內(nèi)存，CPU的主頻在2GHz以上。 3. 其它EDK部分 EDK還包括其它的一些部分，如：用于Xilinx嵌入式處理器的硬IP；用于嵌入式軟件開(kāi)發(fā)的驅(qū)動(dòng)和庫(kù)；在MicroBlaze和PowerPC處理器上用于C/C++軟件開(kāi)發(fā)的GNU編譯器和調(diào)試器；有關(guān)文檔以及一些工程樣例等。 2. 軟件開(kāi)發(fā)套件（Software Development Kit，SDK） SDK是集成的開(kāi)發(fā)環(huán)境，基于Eclipse。 下面對(duì)EDK的組成模塊進(jìn)行簡(jiǎn)要說(shuō)明： 1. Xilinx平臺(tái)工作室（Xilinx Platform Studio，XPS） XPS是用來(lái)設(shè)計(jì)嵌入式處理器系統(tǒng)硬件部分的開(kāi)發(fā)環(huán)境或GUI，是系統(tǒng)設(shè)計(jì)者構(gòu)建 Xilinx嵌入式系統(tǒng)時(shí)必用的工具套件。 2）嵌入式開(kāi)發(fā)套件（Embedded Development Kit，EDK） EDK自帶了許多工具和IP，可以用來(lái)設(shè)計(jì)完整的嵌入式處理器系統(tǒng)，主要包括Xilinx平臺(tái)工作室XPS和軟件開(kāi)發(fā)套件SDK。在這個(gè)環(huán)境中，設(shè)計(jì)者可以進(jìn)行約束文件的編寫(xiě)，時(shí)序分析，邏輯布局布線以及器件編程等。Xilinx為了簡(jiǎn)化基于FPGA的嵌入式開(kāi)發(fā)流程，提供了功能強(qiáng)大、操作簡(jiǎn)單的工具集ISE和EDK。 圖917 MicroBlaze系統(tǒng)組成架構(gòu) 圖918 PowerPC系統(tǒng)組成架構(gòu) 2）系統(tǒng)地址分配 MicroBlaze采用32位地址，其中0x0000_0000~0x0000_0017用于特殊處理，0x0000_0018~0xFFFF_FFFF是用戶(hù)可用的部分，LMB存儲(chǔ)器從地址0x0000_0018開(kāi)始。該類(lèi)系統(tǒng)的架構(gòu)是可裁剪的，完全根據(jù)需求來(lái)添加外設(shè)，常用于實(shí)現(xiàn)專(zhuān)一的功能，具有價(jià)格低、速度快、功耗小以及軟硬件協(xié)同工作的特點(diǎn)。 圖915 典型的MicroBlaze總線連接示意圖 PowerPC硬核的系統(tǒng)總線分為PLB、OCM以及DCM總線，OPB總線可通過(guò)總線橋與PLB總線連接，從而訪問(wèn)外部速度較低的設(shè)備，PowerPC典型的總線連接方式如圖916所示。LMB總線用于訪問(wèn)片內(nèi)存儲(chǔ)器的數(shù)據(jù)和指令，OPB用于片外設(shè)備的連接。同時(shí)執(zhí)行的讀寫(xiě)傳輸能最有效利用總線，在單周期內(nèi)可傳輸兩個(gè)數(shù)據(jù)；此外，PLB總線地址通道能疊加一個(gè)新的寫(xiě)請(qǐng)求到一個(gè)正在執(zhí)行的寫(xiě)操作上，以及最多3個(gè)讀請(qǐng)求到正在執(zhí)行的讀操作上，從而減少總線反映時(shí)間。LMB總線提供單時(shí)鐘訪問(wèn)片內(nèi)雙口RAM，并提供了簡(jiǎn)單的同步協(xié)議。Xilinx嵌入式系統(tǒng)中的總線可分為3類(lèi)：片外設(shè)備總線（OPB）、本地存儲(chǔ)器總線（LMB）以及快速簡(jiǎn)單連接總線（FSL），分別用于訪問(wèn)低速外設(shè)、片內(nèi)高速存儲(chǔ)器以及高速外設(shè)。 include include 系統(tǒng)設(shè)計(jì)方案 1．嵌入式總線介紹 總線是多組信號(hào)的有效組合，處理器和周邊設(shè)備通過(guò)總線地址、數(shù)據(jù)以及片選控制等信號(hào)進(jìn)行通信。 (*(volatile Xuint32 *)((OutputPtr)) = (Value)) 因此在操作sdram時(shí)，只需添加下列兩個(gè)頭文件。 define XIo_In32(InputPtr) (*(volatile Xuint32 *)(InputPtr)) 圖913 16比特突發(fā)模式讀數(shù)據(jù)的時(shí)序邏輯圖 圖914 16比特突發(fā)模式寫(xiě)數(shù)據(jù)的時(shí)序邏輯圖 2）sdr sdram控制器驅(qū)動(dòng) 在嵌入式系統(tǒng)中，sdr sdram控制器對(duì)于用戶(hù)來(lái)講是透明的，即用戶(hù)在功能使用上沒(méi)有初始化、刷新等操作，直接用IO讀寫(xiě)函數(shù)讀寫(xiě)相應(yīng)的地址即可。 表99 sdr sdram控制器的端口信號(hào)列表 sdram控制器支持不同數(shù)據(jù)位寬的讀、寫(xiě)模式，且不同位寬以及不同刷新模式下的讀寫(xiě)時(shí)序和配置都是不同的。圖912 sdram控制器和OPB總線的連接示意圖 sdram控制器完整的信號(hào)端口列表如表99所列。Xilinx提供了sdr sdram控制器的IP Core，在XPS中，直接將其添加到OPB總線上即可。但由于sdram依賴(lài)于電容的電量來(lái)區(qū)分邏輯“0”和“1”，但電容器會(huì)不斷漏電，需要周期性地刷新sdram的每一個(gè)存儲(chǔ)單元，因此讀寫(xiě)時(shí)序比較復(fù)雜，且讀寫(xiě)速率也達(dá)不到工作時(shí)鐘的頻率。這里以sdr sdram控制器為例介紹其結(jié)構(gòu)和底層驅(qū)動(dòng)。其中InstancePtr是Xintc的對(duì)象；Id為中斷源的序號(hào)，0是最高級(jí)別的中斷。 （8）中斷源響應(yīng)函數(shù) void XIntc_Acknowledge (XIntc *InstancePtr, Xuint8 Id)。 XIntc_Disable撤銷(xiāo)由競(jìng)爭(zhēng)ID提供的中斷源，但中斷控制器將不產(chǎn)生一個(gè)特定Id的中斷，將繼續(xù)保留該中斷條件。其中InstancePtr是Xintc的對(duì)象；Id為中斷源的序號(hào)，0是最高級(jí)別的中斷。 （6）特定中斷使能函數(shù) void XIntc_Enable (XIntc *InstancePtr, Xuint8 Id)。 XIntc_Disconnect撤銷(xiāo)與中斷源Id關(guān)聯(lián)的處理程序。若返回mXST_SUCCESS表明連接正確，否則則連接失敗。 XIntc_Connect連接中斷源的ID以及與之關(guān)聯(lián)的處理程序，當(dāng)中斷被確認(rèn)后，處理程序?qū)⑦\(yùn)行。 XIntc_Stop輸出停止中斷控制，其中InstancePtr是Xintc的對(duì)象。其中InstancePtr是Xintc的對(duì)象；Mode為中斷模式，可使能模擬中斷以及真實(shí)的硬件中斷。 （2）中斷使能函數(shù) XStatus XIntc_Start (XIntc *InstancePtr, Xuint8 Mode)。其中InstancePtr是Xintc的對(duì)象；DeviceId是中斷模塊的唯一設(shè)備ID號(hào)。下面給出常用的中斷控制器操作函數(shù)： （1）初始化函數(shù) XStatus XIntc_Initialize (XIntc *InstancePtr, Xuint16 DeviceId)。圖911 OPB總線中斷控制器讀寫(xiě)時(shí)序 2）中斷控制器驅(qū)動(dòng) 在EDK中，與中斷控制器有關(guān)的底層文件有：、。表97 中斷控制器以及地址偏移 中斷控制器完整的端口信號(hào)如表98所列，在系統(tǒng)中可根據(jù)實(shí)際需求配置相應(yīng)的參數(shù)。 圖910 中斷控制器和OPB總線的連接示意圖 中斷控制器包括8個(gè)可訪問(wèn)的寄存器，如表97所列。 2．中斷控制器 1）GPIO結(jié)構(gòu) 中斷控制器（opb_intc）由中斷控制核和總線接口組成，中斷核可通過(guò)參數(shù)配置，與相應(yīng)的總線接口邏輯配合，接在OPB總線上或DCR總線上，即opb_intc和dcr_intc，可用于MicroBlaze和PowerPC嵌入式系統(tǒng)。 XGpio_DiscreteWrite寫(xiě)寄存器的值。InstancePtr是Xgpio結(jié)構(gòu)體指針；Channel為GPIO的通道數(shù)，可選值為1或0。 （4）數(shù)取函數(shù) Xuint32 XGpio_DiscreteRead (XGpio *InstancePtr, unsigned Channel)。 XGpio_SetDataDirection配置GPIO的數(shù)據(jù)傳輸方向。 （3）數(shù)據(jù)方向設(shè)置函數(shù) void XGpio_SetDataDirection (XGpio *InstancePtr, unsigned Channel, 該函數(shù)查找唯一標(biāo)志符DeviceId所標(biāo)識(shí)的設(shè)備配置，系統(tǒng)配置表里包含了每一個(gè)設(shè)備的配置信息。通過(guò)XGpio_Initialize函數(shù)將唯一的設(shè)備ID和Xgpio結(jié)構(gòu)體聯(lián)系起來(lái)指定設(shè)備。下面給出常用的GPIO操作函數(shù)： （1）初始化函數(shù) XStatus XGpio_Initialize (XGpio *InstancePtr, Xuint16 DeviceId)。 2）GPIO驅(qū)動(dòng) 在EDK中，與GPIO有關(guān)的底層文件有：、。實(shí)際上，OPB總線有4種不同的總線訪問(wèn)方式：訪問(wèn)寄存器接口、訪問(wèn)SRAM接口、訪問(wèn)FIFO接口以及突發(fā)傳送，每種方針?lè)绞接糜诓煌目偩€操作，具有不同的時(shí)序。其中C_OPB_AWIDTH為OPB外設(shè)地址總線寬度；C_OPB_DWIDTH為OPB外設(shè)數(shù)據(jù)總線寬度；C_GPIO_WIDTH為GPIO的總線寬度；C_BASEADDR為系統(tǒng)為GPIO設(shè)備分配的基地址，C_HIGH ADDR為高地址。GPIO的數(shù)據(jù)格式如圖97所示。 圖96 GPIO模塊的連接示意圖 GPIO的寄存器可以以雙字（32比特）、字（16比特）以及字節(jié)（8比特）的方式訪問(wèn)。 1．通用I/O設(shè)備（GPIO） 1）GPIO結(jié)構(gòu) 通用I/O設(shè)備是32位的OPB總線外設(shè)，每一位GPIO都可動(dòng)態(tài)配置為輸入、輸出端口，包含一個(gè)寄存器和一個(gè)多路器。上述外設(shè)以及外設(shè)驅(qū)動(dòng)都以IP Core的形式給出，便于使用。 PowerPC執(zhí)行指令的速度接近每周期執(zhí)行一條指令，各類(lèi)指令的典型執(zhí)行速度如表95所列。 3．PowerPC指令集 PowerPC實(shí)現(xiàn)5級(jí)流水線，包括取指、譯碼、執(zhí)行、寫(xiě)回、加載寫(xiě)回。應(yīng)用軟件可訪問(wèn)所有的CR數(shù)值。 4）條件寄存器 32位的條件寄存器（CR）可分為8個(gè)區(qū)域（CR0CR7），每區(qū)域包含4個(gè)比特，可用于控制所有的條件分支。大多數(shù)專(zhuān)用寄存器是應(yīng)用程序所不能訪問(wèn)的，只有計(jì)數(shù)器和連接寄存器等少數(shù)專(zhuān)用寄存器能被所有的軟件所訪問(wèn)。所有的計(jì)算指令的操作數(shù)都是通用寄存器，且輸出結(jié)果也都存放于通用寄存器中，所有通用寄存器都可通過(guò)軟件代碼訪問(wèn)。 3．PowerPC寄存器 PowerPC的寄存器可分為通用寄存器、專(zhuān)用寄存器、機(jī)器狀態(tài)寄存器、條件寄存器和芯