【正文】 車輛行人能夠清楚地知道再過多久信號燈就會發(fā)生變化?？紤]到有些路口的交通擁堵現(xiàn)象較為嚴(yán)重，車輛會在道路上排成很長的一隊，這樣排在較遠(yuǎn)距離的司機就很難看清楚倒計時顯示器上變化的數(shù)字，有可能會影響到車輛之間的正常行駛。例如：南北方向綠燈，車輛處于正常行駛中，東西方向紅燈，車輛處于等待中，若南北方向行駛的車輛看到倒計時顯示器上可以通行的時間很短，可能就會放慢速度等待下一次通行，這樣在東西方向綠燈時，車輛就能夠正常行駛，不會為等待南北方向強行的車輛而耽誤更多的時間。就是將十進(jìn)制的25轉(zhuǎn)換成十六進(jìn)制的19，這就使設(shè)計減少了很多不必要的麻煩。在這段程序的設(shè)計中用到了conv_std_logic_vector(value,n)語句，它的用法就是將已經(jīng)定義的數(shù)值 (value)轉(zhuǎn)換成n位(bit)的表示方法。經(jīng)仿真后的時序圖(見圖45)：圖45 計數(shù)秒數(shù)選擇電路時序圖由計數(shù)描述選擇電路的時序圖(見圖7)可以看出這段程序中定義了在正常車流量情況下，東西及南北方向紅燈、黃燈和綠燈需要維持的秒數(shù)分別是15s、5s和25s。圖44計數(shù)秒數(shù)選擇電路系統(tǒng)輸入信號：clk：由外部信號發(fā)生器提供1kHZ的時鐘信號；reset：系統(tǒng)內(nèi)部自復(fù)位信號；ena_scan：接收由時鐘發(fā)生電路提供的250Hz的時鐘脈沖信號；recount：接收由交通燈信號控制電路產(chǎn)生的重新計數(shù)的使能控制信號；sign_state：接收由交通燈信號控制電路產(chǎn)生的狀態(tài)信號。 計時/倒計數(shù)電路 計數(shù)秒數(shù)選擇電路當(dāng)通過交通路口時，如果能在一個方向增添一個倒計時顯示器對車輛、行人加以提示，可能會有更好的效果。第二句是定義一個信號，它的位數(shù)就是(scan_bit1),因為之前scan_bit設(shè)定的值為2，所以信號的位數(shù)就是2位。signal clk_scan_ff: std_logic_vector (scan_bit1 downto 0)。這就使設(shè)計的靈活性增強了。在這段程序的設(shè)計過程中最大的特點就是引用了參數(shù)化的概念，即使用了常數(shù)(constant)。從圖43又可以看出，當(dāng)加入1kHZ的時鐘信號后，ena_1hz產(chǎn)生了周期為一秒的脈沖信號，給予圖48紅綠燈信號控制電路。經(jīng)仿真后得到的時序圖如圖42和43所示。圖41時鐘發(fā)生電路圖圖41時鐘發(fā)生電路圖中：reset：系統(tǒng)內(nèi)部自復(fù)位信號。因此，為了避免意外事件的發(fā)生，電路必須給出一個穩(wěn)定的時鐘（clock）才能讓系統(tǒng)正常的工作。當(dāng)計數(shù)器計時完畢，倒計時控制器就會負(fù)責(zé)產(chǎn)生一個脈沖信號發(fā)送給紅綠燈信號控制電路進(jìn)入下一個狀態(tài)，之后循環(huán)這一過程。接收到時鐘信號的紅綠燈信號控制電路開始工作，并將產(chǎn)生的重新計數(shù)的輸出使能控制信號發(fā)送給計數(shù)秒數(shù)選擇電路和倒計時控制電路，同時還會將目前電路產(chǎn)生的狀態(tài)信號發(fā)送給前者。4 單元模塊設(shè)計本章主要介紹系統(tǒng)各單元模塊的具體功能，主要包括：時鐘發(fā)生電路；計數(shù)秒數(shù)選擇電路；倒計時控制電路；紅綠燈信號控制電路?？梢允褂肣uartus II帶有的RTL Viewer觀察綜合后的RTL圖。Quartus II支持層次化的設(shè)計，可以在一個新的編輯輸入環(huán)境中對使用不同輸入設(shè)計方式完成的模塊進(jìn)行調(diào)試，從而解決原理圖與HDL混合輸入設(shè)計的問題。此外，還可以通過選擇 Compiler Tool （Tools 菜單）并在 Compiler Tool窗口中運行該模塊來啟動編譯器模塊?？梢酝ㄟ^選擇 Start Compilation （Processing 菜單）來運行所有的編譯器模塊。Quartus II 包括模塊化的編譯器。 軟件開發(fā)工具Quartus II 簡介Altera的Quartus II 設(shè)計軟件提供了完整的多平臺設(shè)計環(huán)境，它可以輕易滿足各種特定設(shè)計的需要，也是單芯片可編程系統(tǒng) (SOPC) 設(shè)計的綜合性環(huán)境和SOPC開發(fā)的基本設(shè)計工具，并為Altera DSP開發(fā)包進(jìn)行系統(tǒng)模型設(shè)計提供了集成綜合環(huán)境。Verilog：支持的EDA工具較多，適用于RTL級和門電路級的描述，其綜合過程較VHDL稍簡單，但其在高級描述方面不如VHDL。 硬件描述語言介紹常用的硬件描述語言有VHDL、Verilog、ABEL。使用可編程邏輯器件可以大大簡化硬件系統(tǒng)、降低成本、提高系統(tǒng)的可靠性、靈活性和保密性。 可編程邏輯器件概述可編程邏輯器件(簡稱PLD)是允許用戶編程（配置）實現(xiàn)所需邏輯功能的電路，一般可利用計算機輔助設(shè)計，即用原理圖、狀態(tài)機、硬件描述語言（VHDL）等方法來表示設(shè)計思想，經(jīng)過一系列編譯或裝換程序，生成相應(yīng)的目標(biāo)文件，再由編程器或下載電纜將設(shè)計文件配置到目標(biāo)器件中，這時的可編程邏輯器件就可作為滿足用戶需求的專用集成電路使用了。EDA技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展。利用EDA技術(shù)(特指IES/ASIC自動設(shè)計技術(shù))進(jìn)行電子系統(tǒng)的設(shè)計，具有以下幾個特點：① 用軟件的方式設(shè)計硬件；② 用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的；③ 設(shè)計過程中可用有關(guān)軟件進(jìn)行各種仿真；④ 系統(tǒng)可現(xiàn)場編程，在線升級；⑤ 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。EDA技術(shù)就是依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL（Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，它能自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局 布線），以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。3 EDA和可編程技術(shù)概述本設(shè)計中采用EDA 技術(shù)，應(yīng)用目前廣泛應(yīng)用的VHDL 硬件電路描述語言，實現(xiàn)交通燈系統(tǒng)控制器的設(shè)計， 利用Quartus Ⅱ集成開發(fā)環(huán)境進(jìn)行綜合、仿真，完成系統(tǒng)的控制作用。未來，使用可編程邏輯器件設(shè)計的產(chǎn)品將出現(xiàn)在各個領(lǐng)域里。相反，使用基于EDA的設(shè)計方法具有周期短，設(shè)計靈活，易于修改等明顯的的優(yōu)點。 方案選擇通過這三個方案的對比,傳統(tǒng)數(shù)字邏輯電路電路復(fù)雜，所用期間繁瑣。硬件設(shè)計完成后還要利用計算機軟件經(jīng)行軟件部分的設(shè)計才能夠?qū)崿F(xiàn)相應(yīng)的功能。方案二中，若用單片機方案來實現(xiàn)的話，模型可以由電源電路、單片機主控電路、無線收發(fā)控制電路和顯示電路四部分組成。當(dāng)某車道綠燈亮?xí)r，允許車輛通行，同時定時器開始計時，當(dāng)計時到45S時，則輸出為1，否則，=0；當(dāng)某車道黃燈亮后，定時器開始計時，當(dāng)計時到5S時，輸出為1，否則=0。 方案論證實現(xiàn)路口交通燈系統(tǒng)的控制方法很多，如上述方法，可以用傳統(tǒng)數(shù)字邏輯電路、可編程序控制器和單片機等方案來實現(xiàn)。每種燈亮的時間采用一個減法計數(shù)器進(jìn)行計數(shù)，計數(shù)器用同步預(yù)置法設(shè)計，這樣只需改變預(yù)置數(shù)據(jù)，就能改變計數(shù)器的模，因此每個方向只要一個計數(shù)器進(jìn)行計時即可。設(shè)計思路為根據(jù)交通控制器要實現(xiàn)的功能，考慮用兩個并行執(zhí)行的awlays模塊來分別控制A和B兩個方向的四盞燈，這兩個always模塊使用同一個時鐘信號，以進(jìn)行同步。電 源信號燈AT89S52信號燈時間顯示部分震 蕩部 分復(fù)