opdown設計方法ppt課件-文庫吧資料
2025-05-11 18:16本頁面
【正文】 進制數(shù)。不過，可以首先將存儲器的值賦給寄存器，然后對寄存器進行位選擇和域選擇。 //mymem存儲器中的第 8個單元被賦值為 1 mymem[25]=65。 reg[wordwidth1:0] mymem[memsize1:0] 上面的語句定義了一個寬度為 8位， 1024個存儲單元的存儲器。 上面的語句定義了一個 1024個字節(jié)，每個字節(jié)寬度為 8位的存儲器。 endmodule 存儲器建模 若干個相同寬度的向量構成數(shù)組（ array），也就是存儲器。 //測量單元 Counter U3(.result(result),.load(load),.clr(clr), .signal(signal))。 //1KHz時鐘分頻器 counter1K U1( .clk1k(clk1k), .mclk(mclk))。 wire [7:0] seg7。 wire clk1k,clr,load。 //輸入信號和 1MHz時鐘輸入 output [7:0] ledseg7。 output [5:0] segsel。 input [23:0] bcdin。 end endmodule （ 4）顯示電路 module disled(seg7,segsel,bcdin,clk1k)。h0000。 end else count=count+1。h9) begin countt[3:0]=0。 count[23:8]=count[23:8]+1。 end else if(count[7:0]==839。h999) begin count[11:0]=0。 count[23:16]=count[23:16]+1。 end else if(count[15:0]==1639。h99999) begin count[19:0]=0。h000000。 else if(count==2439。 //計數(shù) always (posedge clr or posedge signal) begin if(clr) count=2439。 reg [23:0] count。 output load,clr。 clr=0。 end else begin count=count+1。 load =1。 end else if(count==1000) begin count=1039。 load=0。 reg [9:0] count。 output load,clr。 end else count=count+1。 count=439。 reg out。 input mclk。 根據(jù)頻率計的工作原理，其組成部分如下： （ 1） 1KHz時鐘發(fā)生器 （ 2）閘門電路 （ 3）計數(shù)器 （ 4）顯示電路 (顯示電路又可以分割為計數(shù)值鎖存器、掃描計數(shù)器、 24
教學課件相關推薦
鄂ICP備17016276號-1