微電子chappt課件-文庫吧資料
2025-05-08 18:06本頁面
【正文】 用三溫區(qū)管狀爐加熱 ,氣體由一端引入 ,另一端抽出 ,石英管壁靠近爐管 ,溫度很高 .又叫熱壁 CVD, ?優(yōu)點：薄膜厚度的均勻性好，一爐可加工幾百片，壓強低。生長速度高，氧化層質量好，生長速度易控制，均勻性和重復性好。 ?氫氧合成氧化：在常壓下，將高純氫氣和氧氣通入氧化爐，燃燒生成水，水在高溫下汽化，與硅反應。與光刻膠的附著性不是很好。 ?濕氧氧化：比水蒸汽氧化好 ，沒干氧好。但氧化速度高。但氧化速度慢，氧化溫度高。 ?與原子核碰撞，質量相當，使原子核離開晶格位置，使一系列的原子核離開晶格位置，造成晶格損傷，劑量高時，使單晶硅變成無定形硅。 離子注入原理 ?高能離子射入靶后，不斷與襯底中的原子核及核外電子碰撞，能量逐步損失，最后停下，每個粒子停下的位置是隨機的，大部分不再晶格上，因而沒有電活性。 ?聚焦和掃描系統(tǒng)：由靜電聚焦透鏡聚焦，經偏轉系統(tǒng)， Y方向掃描， X方向掃描 ,離子束被注射到晶片上，偏轉的目的是為了阻止束流傳輸過程中產生的中性粒子射到晶片上。 ?磁分析器：篩選出需要的雜質離子。 利用液態(tài)源進行擴散的裝置示意圖 攜帶氣體通過含有雜質的液態(tài)雜質源 離子注入 ?離子注入：將具有很高能量的雜質離子射入半導體襯底中的摻雜技術，摻雜深度由注入雜質離子的能量和質量決定，摻雜濃度由注入雜質離子的數(shù)目 (劑量 )決定 ? 摻雜的均勻性好 ?溫度低：小于 600℃ ?可以精確控制雜質分布 ?可以注入各種各樣的元素 ?橫向擴展比擴散要小得多。 使擴散區(qū)的四個角為球面狀，引起電場在該處集中，導致 pn結擊穿電壓降低。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。 ?接近式曝光： 在硅片和掩膜版之間有一個很小的間隙 (10～ 25?m)，可以大大減小掩膜版的損傷，分辨率較低 ?投影式曝光： 利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式 三種光刻方式 圖形轉換：光刻 ?超細線條光刻技術 ?甚遠紫外線 (EUV) ?電子束光刻 ?X射線 ?離子束光刻 圖形轉換：刻蝕技術 ?濕法刻蝕： 利用液態(tài)化學試劑或溶液通過化學反應進行刻蝕的方法 ?干法刻蝕： 主要指利用低壓放電產生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子 、 原子及各種原子基團等 )與材料發(fā)生化學反應或通過轟擊等物理作用而達到刻蝕的目的 圖形轉換：刻蝕技術 ?濕法腐蝕： ?濕法化學刻蝕在半導體工藝中有著廣泛應用：磨片、拋光、清洗、腐蝕 ?優(yōu)點是選擇性好、重復性好、生產效率高、設備簡單、成本低 ?缺點是鉆蝕嚴重、對圖形的控制性較差 干法刻蝕 ?濺射與離子束銑蝕： 通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差 ?等離子刻蝕 (Plasma Etching)： 利用放電產生的游離基與材料發(fā)生化學反應，形成揮發(fā)物，實現(xiàn)刻蝕。集成電路制造工藝 ?集成電路設計與制造的主要流程框架 設計 芯片檢測 單晶、外延材料 掩膜版 芯片制造過程 封裝 測試 系統(tǒng)需求 集成電路的設計過程： 設計創(chuàng)意 + 仿真驗證 集成電路芯片設計過程框架 From 吉利久教授 是 功能要求 行為設計（ VHDL） 行為仿真 綜合、優(yōu)化 —— 網(wǎng)表 時序仿真 布局布線 —— 版圖 后仿真 否 是 否 否 是 Sing off — 設計業(yè) — — 制造業(yè) — 芯片制造過程 由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層 曝 光 刻 蝕 硅片 測試和封裝 用掩膜版 重復 2030次 集成電路芯片的顯微照片 Vss poly 柵 Vdd 布線通道參考孔有源區(qū)N+P+集成電路的內部單元 (俯視圖 ) 溝道長度為 柵長為 90納米的柵圖形照片
教學課件相關推薦
鄂ICP備17016276號-1