【正文】 黃燈、綠燈、左拐燈兩組燈。 10 西華大學(xué)課程設(shè)計(jì)說(shuō)明書 JTAG 下載電路 圖33 JTAG 下載電路 由于 CPLD 為非易失器件，一但編程后，其編程數(shù)據(jù)便會(huì)一直保存在芯片內(nèi)，而FPGA 不同的是它為易失性，每次加電時(shí)，配置數(shù)據(jù)都必須重新構(gòu)造，因此必須有適配電路，而 CPLD 不需要，只需將程序下載， Altera 的 CPLD 器件編程文件為 POF 文件，用 MAX 器件的 JTAG 編程連接。 9 西華大學(xué)課程設(shè)計(jì)說(shuō)明書 由于本設(shè)計(jì)所用的為 4MHZ的晶振，而 4MHz以下的晶體晶振基本上都是基頻的器件，穩(wěn)定度好， 4MHz 以上的大多是諧波的（如 3 次諧波、 5 次諧波等等），穩(wěn)定度 差，因此我們 使 選用 頻的器件，畢竟倍頻用的 PLL 電路需要的周邊配置主要是電容、電阻、電感，其穩(wěn)定度和價(jià)格方面遠(yuǎn)遠(yuǎn)好于晶體晶振器件 。主要是作為電源濾波，通常使用的為一個(gè)電容和電感組成的 PI 型濾波網(wǎng)絡(luò)，輸出端使用一個(gè)小阻值電阻過(guò)濾信號(hào)。此種設(shè)計(jì)方法可以避免設(shè)計(jì)工作的浪費(fèi)，同時(shí)也減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)一次成功率。 結(jié)合本課程設(shè)計(jì)是 EDA 課程設(shè)計(jì)并且綜合以上比較的情況，我們選擇基于 CPLD 的交通燈控制電路方案。未來(lái)，使用 FPGA 器件設(shè)計(jì)的產(chǎn)品將出現(xiàn)在各個(gè)領(lǐng)域里。 使用基于 FPGA 的設(shè)計(jì)方法具有周期短，設(shè)計(jì)靈活，易于修改等明顯的的優(yōu)點(diǎn)。而基于 CPLD 則時(shí)鐘輸入 計(jì)數(shù)分頻 FPGA LED 顯示 數(shù)碼管顯示 程序控制模塊 7 西華大學(xué)課程設(shè)計(jì)說(shuō)明書 是把相應(yīng)的邏輯 “ 暫時(shí) ” 固化為硬件電路了，它對(duì)激勵(lì)作出的響應(yīng)速度就是電信號(hào)從CPLD 的一個(gè)管腳傳播另一個(gè)管腳的傳播速度，當(dāng)然這指的是異步邏輯，同時(shí)電信號(hào)也要在芯片內(nèi)進(jìn)行一些柵電容的充放電動(dòng)作，但這些動(dòng) 作都是非常非?？斓?。此外開發(fā)工具使整個(gè)系統(tǒng)的設(shè)計(jì)調(diào)試周期大大縮短，一般來(lái)講，同樣的邏輯，基于 CPLD 要比基于單片機(jī)要快很多，因?yàn)樗鼈児ぷ鞯脑硎峭耆煌摹?利用單片機(jī)系統(tǒng)設(shè)計(jì)的交通燈控制器相對(duì)來(lái)說(shuō)較穩(wěn)定，能夠完成較多功能的實(shí)現(xiàn)， 但這些控制方法的功能修改及調(diào)試 都 需要硬件電路的支持，在一定程度上增加了功能修改及系統(tǒng) 設(shè)計(jì)與調(diào)試 的困難。為便于顯示燈亮的時(shí)間，計(jì)數(shù)器的輸出均采用 BCD 碼，顯示由 4 個(gè)數(shù)碼管來(lái)完成， A 方向和 B 方向各用兩個(gè)數(shù)碼管。也就是說(shuō)，兩個(gè) always模塊的敏感信號(hào)是同一個(gè)，每個(gè) always 模塊控制一個(gè)方向的四種燈按如下順序點(diǎn)亮，并往復(fù)循環(huán)：綠燈 — 黃燈 — 左拐燈 — 黃燈 — 紅燈。 采用 VerilogHDL 硬件描述語(yǔ)言實(shí)現(xiàn)交通燈的控制電路設(shè)計(jì)。 方案比較 方案一 ：利用 8031 和 8255 芯片的 I/O 口引腳，系統(tǒng)采用 MCS51 單片機(jī) INTECL8031和可編程并行 I/O 接口芯片 8255A 為中心器件來(lái)設(shè)計(jì)交通控制器，實(shí)現(xiàn)根據(jù)車流量通過(guò)8031 芯片的 P1 口設(shè)置紅、綠、黃以及左拐燈亮的時(shí)間的功能。還要求在主、支干道各設(shè)立一組計(jì)時(shí)顯示器，能夠顯示相應(yīng)的紅、黃、綠倒計(jì)時(shí)。 圖 21 十字路口交通燈示意圖 方案分析 通過(guò)分析可以知道，所要設(shè)計(jì)的交通信號(hào)燈控制電路要能夠適用于由一條主干道和一條支干道的匯合點(diǎn)形成的十字交叉路口。 輸 入 緩 沖 電 路 與陣列 或陣列 輸出緩沖電 路 5 西華大學(xué)課程設(shè)計(jì)說(shuō)明書 2 設(shè)計(jì)方案的論證 設(shè)計(jì)內(nèi)容 設(shè)計(jì)一個(gè)十字路口交通燈控制器，其示意圖如圖 21 所示， A 方向和 B 方向各設(shè)紅（ R）、黃（ Y）、綠（ G）和左拐（ L）四盞燈，每個(gè)方向的四種燈依次按下列順序點(diǎn)亮，并不斷循環(huán)：綠燈 — 黃燈 — 左拐燈 — 紅燈。目前和很多成城市交叉路口的交通燈實(shí)行的是 定時(shí)控制，但由于在時(shí)間和空間上的應(yīng)變能力較差，在一定程度上造成了交通資源的浪費(fèi)，加重了道路的交通壓力。 圖 11 PLD 器件的基本結(jié)構(gòu) 交通燈設(shè)計(jì)背景介紹 隨著社會(huì)經(jīng)濟(jì)的發(fā)展，人口和汽車日益增長(zhǎng)，市區(qū)交通也日益擁擠，人們的安全問(wèn)題也日益重要，城市交通問(wèn)題越來(lái)越引起人們的關(guān)注，人、車、路三者關(guān)系的協(xié)調(diào)，已成為交通管理部門需要解決的重要問(wèn)題之一。 圖 11 表示的是 PDL 器件的基本結(jié)構(gòu)圖，此結(jié)構(gòu)圖是基于與或陣列的 PLD 器件的基本結(jié)構(gòu)，它是由輸入緩沖電路、與陣列、或陣列和輸出緩沖電路四部分組成。因此從原理上來(lái)說(shuō)，“與 4 西華大學(xué)課程設(shè)計(jì)說(shuō)明書 或”陣列加上觸發(fā)器的結(jié)構(gòu)就可以實(shí)現(xiàn)任意的數(shù)字邏輯電路。 EDA 開發(fā)軟件對(duì) PLD 器件也提供了強(qiáng)有力的支持，其功能更全面，兼容性更強(qiáng)。用 PLD 實(shí)現(xiàn)設(shè)計(jì)直接面向用戶，具有其他方法無(wú)可比擬的方便性、靈活性和通用性，硬件測(cè)試和實(shí)現(xiàn)快捷，開發(fā) 率高、成本低，風(fēng)險(xiǎn)小。目前最常用的硬件描述語(yǔ)言是 Verilog HDL 和 VHDL，它們都已成為 IEEE 標(biāo)準(zhǔn)。與傳統(tǒng)的原理圖設(shè)計(jì)方法相比， HDL 語(yǔ)言更適合于描述規(guī)模大功能復(fù)雜的數(shù)字系統(tǒng)，它能夠使設(shè)計(jì)者在比較抽象的層次上對(duì)所設(shè)計(jì)系統(tǒng)的結(jié)構(gòu)和邏輯功能進(jìn)行描述。 EDA 技術(shù)已成為現(xiàn)代電子設(shè)計(jì)技術(shù)的有力工具，沒(méi)有 EDA 技術(shù)的支持，要完成超大規(guī)模集成電路的設(shè)計(jì)和制造是不可想象的。 I 西華大學(xué)課程設(shè)計(jì)說(shuō)明書 基于 CPLD/FPGA 的交通燈控制器設(shè)計(jì) 摘要 : 用 Verilog HDL語(yǔ)言設(shè)計(jì)交通燈控制系統(tǒng) ， 并在 Quartus II系統(tǒng)對(duì) FPGA/CPLD芯片進(jìn)行下載 ， 由于生成的是集成化的數(shù)字電路 ,沒(méi)有傳統(tǒng)設(shè)計(jì)中的接線問(wèn)題 ,所以故障率低 ,可靠性高 ,而且體積小 ,體現(xiàn)了 EDA技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性 。 關(guān)鍵詞： FPGA/CPLD ； Verilog HDL ； 交通燈 控制系統(tǒng) Abstract: Design with the Verilog HDL language traffic light control system, and the Quartus II system on FPGA / CPLD chip to download, as is the integration of the generated digital circuits, not the traditional design of the wiring problem, so failure rate, high reliability, and small, reflects the EDA technology in digital circuit design advantages. Key words: FPGA/CPLD； Verilog HDL ； Traffic light control system 2 西華大學(xué)課程設(shè)計(jì)說(shuō)明書 目錄 1 EDA 技術(shù)發(fā)展及設(shè)計(jì)題目介紹 ............................................................................................ 3 EDA 技術(shù)介紹 .................................................................................................................. 3 PLD 的介紹 ....................................................................................................................... 3 交通燈設(shè)計(jì)背景介紹 ....................................................................................................... 4 2 設(shè)計(jì)方案的論證 ..................................................................................................................... 5 設(shè)計(jì)內(nèi)容 ........................................................................................................................... 5 方案分析 ........................................................................................................................... 5 方案比較 ........................................................................................................................... 5 方案論證 ........................................................................................................................... 6 3 單元模塊設(shè)計(jì) ......................................................................................................................... 8 有源晶振電路 ................................................................................................................... 8 供電電路 .