fir數(shù)字濾波器的設(shè)計(jì)開(kāi)題報(bào)告-文庫(kù)吧資料
2025-03-29 00:28本頁(yè)面
【正文】 ，DA算法中的查找表的規(guī)模隨著FIR數(shù)字濾波器階數(shù)的增加呈指數(shù)增長(zhǎng)，而且隨著濾波器系數(shù)的位數(shù)的增加，查找表的規(guī)模也會(huì)增加，這將極大的增加設(shè)計(jì)的硬件規(guī)模。FPGA和DSP技術(shù)的結(jié)合能夠更進(jìn)一步提高集成度、加快速度和擴(kuò)展系統(tǒng)功能。分布式算法可以很好地在FPGA(Field Programmable Gate Array)中實(shí)現(xiàn)，然而卻不能有效的在DSP處理囂中實(shí)現(xiàn)，所以采用FPGA使用分布式算法實(shí)現(xiàn)FIR數(shù)字濾波器有著很好的發(fā)展前景。在一些高速應(yīng)用中，系統(tǒng)性能的要求不斷增長(zhǎng)，而DSP性能的提高卻落后于需求的增長(zhǎng)。168。但是這種方法速度慢，難以對(duì)信號(hào)進(jìn)行實(shí)時(shí)處理，雖然可以用快速傅立葉變換算法來(lái)加快計(jì)算速度，但要達(dá)到實(shí)時(shí)處理要付出很高的代價(jià)，因而多用于教學(xué)與科研。利用計(jì)算機(jī)的存儲(chǔ)器、運(yùn)算器和控制器把濾波所要完成的運(yùn)算編成程序通過(guò)計(jì)算機(jī)來(lái)執(zhí)行，軟件可由使用者自己編寫(xiě)，也可以使用現(xiàn)成的。FIR數(shù)字濾波器的實(shí)現(xiàn)，大體可以分為軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)方法兩種。就小位寬來(lái)說(shuō)，DA算法設(shè)計(jì)的FIR濾波器的速度可以顯著的超過(guò)基于MAC的設(shè)計(jì)。分布式算法(Distributed Arithmetic，DA)的主要特點(diǎn)是巧妙的利用ROM查找表將固定系數(shù)的乘累加(Multiply—accumulator，MAC)運(yùn)算轉(zhuǎn)化為查表操作，它與傳統(tǒng)算法實(shí) 現(xiàn)乘累加運(yùn)算的不同在于執(zhí)行部分積運(yùn)算的先后順序不同。如果每一位的運(yùn)算需要一個(gè)時(shí)鐘周期的話(huà)，這個(gè)乘法器需要16個(gè)時(shí)鐘周期才能計(jì)算出正確結(jié)果，這就意味著此類(lèi)乘法器要完全計(jì)算出結(jié)果的延遲必將會(huì)很大。位串行乘法
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1