【正文】 寫“ 0”，在相鄰兩個存儲元交界處電流都要改變方向； (2)記錄 1時電流一定要在位周期中間改 變方向，寫“ 1”電流的頻率是寫“ 0”電流頻率的 2倍，故稱為倍頻法。另外讀出信號經(jīng)分離電路可提取自同步定時脈沖，所以具有自同步能力。 ? 不歸零制 (NRZ0) 其特點是磁頭線圈中始終有電流， 不是正向電流 (代表 1)就是反向電流 (代表 0) ? 見“ 1”就翻不歸零制 (NRZ1) 與 NRZ0制的相同之處是磁頭線圈中始終有電流通過。常用記錄方式可分為 不歸零制 (NRZ)，調(diào)相制 (PM)，調(diào)頻制 (FM)幾大類。記錄方式是一種編碼方式，它按某種規(guī)律將一串二進 制數(shù)字信息變換成磁層中相應(yīng)的磁化元狀態(tài)，用讀寫控制電路實現(xiàn)這種轉(zhuǎn)換。這樣，不同方向的感應(yīng)電勢經(jīng)讀出放大器放大鑒別，就可判知讀出的信息是“ 1”還 是“ 0”。 負(fù)號表示感應(yīng)電勢的方向與磁通的變化方向相反。不同極性的磁化元在鐵芯里的方向是不同的。顯然，一個磁化元就是一個存儲元，一個磁化元中存儲一位二進制信息。如果我們規(guī)定按圖中所示電流方向為寫“ 1 ”，那么寫線圈里通以相反方向的電流時即為寫“ 0”。 在這個磁場作用下，載磁體就被磁化成相應(yīng)極性的磁化位或磁化元。 (1)寫操作 當(dāng)寫線圈中通過一定方向的脈沖電流時，鐵芯內(nèi)就產(chǎn)生一定方向的磁通。 讀出信號 磁通變化的區(qū)域 58 磁表面存儲器的讀寫原理 在磁表面存儲器中，利用一種稱為 磁頭 的裝置來形成和判別磁層中的不同磁狀態(tài)。 （ 2）讀出 磁頭線圈中不加電流，磁層移動。 CS1選擇第一片 EPROM， CS2選擇第二片 EPROM， CS3選擇2KB RAM芯片， CS4選擇 1KB RAM芯片（ 2片）。 若用局部譯碼法，可在高位地址碼 A19~A11 或 A10中，任選 2或 3位作為譯碼輸入信號源進行譯碼，產(chǎn)生片選信號。用 2K 8位的 EPROM構(gòu)成 4K 8位的固化區(qū)存儲器，用 2K 8位和 1K 4位的 SDRAM構(gòu)成 3K 8位的隨機讀寫區(qū)存儲器。 共 3片 51 A15A14A13 A12A11 A10A9… A0 0 0 0 0 0 0 …… 0 0 0 0 0 0 1 …… 1 0 0 0 0 1 1 …… 1 0 0 0 1 0 0 1 … 1 0 0 0 0 1 0 …… 0 0 0 0 1 0 0 0 … 0 低位地址分配給芯片，高位地址形成片選邏輯。 例 2. ROM區(qū)： 2KB RAM區(qū)： 3KB 存儲空間分配： 先安排大容量芯片（放地址低端），再安排小容量芯片。地址總線 A15～A0（低）。 芯片 芯片地址 片選信號 片選邏輯 1K 1K 1K 1K A9～ A0 A9～ A0 A9～ A0 A9～ A0 CS0 = CS1 = CS2 = CS3 = A11A10 A11A10 A11A10 A11A10 47 （ 1）擴展位數(shù) 4 1K 4 1K 4 4 10 1K 4 1K 4 4 10 1K 4 1K 4 4 10 4 1K 4 1K 4 4 10 4 4 A9~A0 D7~D4 D3~D0 4 4 R/W A11 A10 CS3 A11 A10 CS0 A11 A10 CS1 A11 A10 CS2 （ 2）擴展單元數(shù) （ 3）連接控制線 （ 4）形成片選邏輯電路 48 49 可用于片選信號產(chǎn)生的譯碼器芯片 74LS138邏輯圖及引腳圖 50 環(huán)形計數(shù)器 ,用來產(chǎn)生時序控制信號 某半導(dǎo)體存儲器，按字節(jié)編址。 4片 1K 4 4K 4 2組 4K 4 4K 8 8片 芯片內(nèi)的尋址系統(tǒng) (二級譯碼 ) 芯片外的 地址分配 與 片選邏輯 為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲單元 由哪幾位地址形成芯片選擇邏輯，以便尋找芯片 存儲空間分配： 4KB存儲器在 16位地址空間（ 64KB）中占據(jù) 任意連續(xù)區(qū)間。 地址分配與片選邏輯、 信號線的連接。 給出芯片地址分配與片選邏輯 ,并畫出 M框圖。 主存邏輯設(shè)計基本方法 需解決： 芯片的選用、 例 1. 用 2114（ 1K 4） SRAM芯片組成容量為 4K 8的存儲器。 全局譯碼：除了存儲器芯片本身所需要連接的低位地址碼以外的全部高位地址碼譯碼所產(chǎn)生的邏輯信號，作為片選信號的方法。例 2中用 24譯碼器實現(xiàn) 4個片選邏輯；例 3中，用 38譯碼器實現(xiàn)片選邏輯。 局部譯碼法：利用高位地址線中的幾個作為片選譯碼器的輸入源信號。 片選技術(shù)（存儲空間分布、地址分配技術(shù)） 線選法：利用單根高位地址線（系統(tǒng)地址線中存儲器芯片地址引腳所連接的低位地址線后，剩余的高位地址線）實現(xiàn)片選。 37 38 例 1: 1K ? 4的 SRAM存儲芯片構(gòu)造 1K ? 8的存儲器 1K X 4CSA0A1A2A3A4A5A6A7A8A9D0D1D2D3WE1K X 4CSA0A1A2A3A4A5A6A7A8A9D0D1D2D3WED3D2D1D0Data BusA0A1A2A3A4A5A6A7A8A9A ddre s s BusWED7D6D5D439 40 字?jǐn)U展技術(shù) : 存儲器芯片提供的字空間不能滿足整個存儲空間的字空間要求，但存儲器芯片的位空間滿足要求。 36 主存儲器組織 解決 驅(qū)動能力問題 存儲芯片的選擇 存儲空間的分布（地址分配）技術(shù)，即片選技術(shù) 與 CPU時序匹配及相連接的技術(shù)。 特征：字片式結(jié)構(gòu)，每個存儲單元字長為 8位，即 1個字節(jié)。 W L （ 字 線 ）B L（ 位 線 ）V G( W E )32 33 EPROM芯片 2716舉例 34 ① 存儲陣列； Intel2716 存儲器芯片的存儲陣列由 2K 8 個帶有浮動?xùn)诺? MOS 管構(gòu)成，共可保存 2K 8 位二進制信息； ② X 譯碼器：又稱為行譯碼器，可對 7 位行地址進行譯碼； ③ Y 譯碼器：又稱為列譯碼器，可對 4 位列地址進行譯碼； ④ 輸出允許、片選和編程邏輯：實現(xiàn)片選及控制信息的讀 / 寫； ⑤ 數(shù)據(jù)輸出緩沖器：實現(xiàn)對輸出數(shù)據(jù)的緩沖。 ?若使 VG為負(fù)電壓，強使第一級浮空柵極的電子散失，即擦除。第二級浮空柵引出一個電極，接某一電壓 VG。 ?擦除時，用紫外線照射， FAMOS聚集在 G極上的電子獲得能量，越過隔離層泄漏， FAMOS恢復(fù)截止?fàn)顟B(tài)。 ?編程時（寫入數(shù)據(jù)），對寫 0的單元加入特定的電壓， FAMOS上的G極與 D極被瞬時擊穿，大量電子聚集到 G極上，撤銷編程電壓后，G極上的聚集的電子不能越過隔離層， FAMOS導(dǎo)通，表示 0。 ?工作時，加入正常電路。 R/W 刷新 R/W 刷新 R/W R/W R/W 微秒 微秒 微秒 刷新請求 刷新請求 （ DMA請求） （ DMA請求） 29 掩模只讀存儲器 MROM 00 30 WLBLVPROM?出廠時所有位均為 1。 每隔一段時間刷新一行。 2ms （ 3）異步刷新 例 . 各刷新周期分散安排在 2ms內(nèi)。 （ 1）集中刷新 R/W 刷新 R/W 刷新 2ms 50ns （ 2）分散刷新 各刷新周期分散安排在存取周期中。 CPU訪存： 死區(qū) 用在實時要求不高的場合。 對主存的訪問 由 CPU提供行、列地址，隨機訪問。 按行讀。 非破壞性讀出 的動態(tài) M，需補充電荷以保持原來的信息。 破壞性讀出 后重寫，以恢復(fù)原來的信息。平時無電源 供電，時間一長電容電荷會泄放，需定期向電容 補充電荷，以保持信息不變。 22 23 Intel 2164A 讀操作時序 24 Intel 2164A 寫操作時序 4 動態(tài)存儲器的刷新 定 義： 刷新。 ④ 對外引腳見教材 P186圖 413 ⑤ 時序見教材 P188圖 414（ a）（ b） 21 MOS存儲芯片 地址端： 2164（ 64K 1） 1 8 9 16 GND CAS Do A6 A3 A4 A5 A7 A7～ A0（入） 數(shù)據(jù)端： Di（入） 控制端： 片選 寫使能 WE = 0 寫 = 1 讀 電源、地 空閑 /刷新 Di WE RAS A0 A2 A1 Vcc 分時復(fù)用，提供 16位地址。因而，當(dāng) 16位地址分兩次，分別在行選信號 RAS以及列選信號 CAS的控制下送入芯片內(nèi)部后，四個128 128體中的一個體被選中。 “0”： C無電荷，電平 V0（低） C W Z T “1”： C有電荷，電平 V1（高） （ 3）工作 Z加高電平， T導(dǎo)通， 19 20 MOS存儲芯片 Intel 2164（ 4164） DRAM芯片 (P186) 寄 Intel 2164（ 4164） DRAM芯片 (P186) ① 存儲體 256 256 分為 4個 128 128分體結(jié)構(gòu) ② 譯碼器，雙譯碼 A7~A0中 A6~A0選擇 128行， A7選擇兩組中的一組。 Z： 加低電平， T截止，該單元未選中，保持原狀態(tài)。 讀出： W先預(yù)充電， 根據(jù) W線電位的變化，讀 1/0。 四管單元是非破壞性讀出，讀出過程即實現(xiàn)刷新。 Z： 加低電平， T T4截止，該單元未選中，保持原狀態(tài)。 17 （ 1）組成 （ 4）保持 T1 T2 T3 T4 Z W W C1 C2 寫入： 在 W、 W上分別加 高、低電平，寫 1/0。 13 RAM 讀寫時序 ? Intel 2114 SRAM的讀時序 TRC： 讀周期 TA： 讀出時間 Tco： 從片選有效到輸出數(shù)據(jù)穩(wěn)定所需時間 Tcx： 片選有效到輸出有效（不一定穩(wěn)定）所需的時間 TOTD： 片選無效到輸出數(shù)據(jù)維持的時間 TOHA： 地址改變后輸出數(shù)據(jù)的維持時間 A ddDataCST RCT AT CXT O T DT O HAT CO14