數(shù)字電子技術(shù)課程設(shè)計(jì)-文庫吧資料
2025-01-24 18:13本頁面
【正文】 VHDL Files， 選好后單擊【 OK】按鈕，打開 VHDL文本編輯器窗口，并在其中輸入下圖所示的程序，這是一個(gè)與門的 VHDL程序 。 QuartusⅡ 設(shè)計(jì)流程 數(shù)字電子技術(shù)課程設(shè)計(jì) 37 2．輸入設(shè)計(jì)電路 單擊標(biāo)題欄中的 File→New 對(duì)話框，如圖所示 。 至此 ， 新工程建立完畢 ， 在QuartusII設(shè)計(jì)軟件界面的頂部標(biāo)題欄將顯示工程名稱和存儲(chǔ)路徑 。 如圖所示 。 選 Yes， 手動(dòng)選擇需要的器件 ， 選 No， 則由編譯器自動(dòng)選擇 。 完成后按 Next按鈕進(jìn)入下一步 。 ③ 如上圖所示添好后 ， 按 Next按鈕 ， 將會(huì)彈出加入文件對(duì)話框 ， 如下圖所示 。 第二個(gè)空白處需添入新建的工程名稱 。 數(shù)字電子技術(shù)課程設(shè)計(jì) 31 1． 建立項(xiàng)目文件 利用 Quartus II提供的新建工程指南可以幫助我們很容易的建立一個(gè)工程： ① 在主菜單上選擇 File\New Project Wizard 將彈出如下圖所示對(duì)話框 。 數(shù)字電子技術(shù)課程設(shè)計(jì) 27 傳統(tǒng)設(shè)計(jì)方法 vs EDA設(shè)計(jì)方法 傳統(tǒng)設(shè)計(jì)方法 EDA設(shè)計(jì)方法 自底向上 手動(dòng)設(shè)計(jì) 軟硬件分離 原理圖設(shè)計(jì)方式 系統(tǒng)功能固定 不易仿真 難測(cè)試修改 模塊難移植共享 設(shè)計(jì)周期長 自頂向下 自動(dòng)設(shè)計(jì) 打破軟硬件屏障 原理圖、 HDL等設(shè)計(jì)方式 系統(tǒng)功能易改 易仿真 易測(cè)試修改 模塊可移植共享 設(shè)計(jì)周期短 數(shù)字電子技術(shù)課程設(shè)計(jì) 28 設(shè)計(jì)流程 設(shè)計(jì)準(zhǔn)備 設(shè)計(jì)輸入 設(shè)計(jì)處理 器件編程 功能仿真 時(shí)序仿真 器件測(cè)試 數(shù)字電子技術(shù)課程設(shè)計(jì) 29 Quartus II軟件的設(shè)計(jì)過程主要包括： ① 建立項(xiàng)目 ② 輸入設(shè)計(jì)電路 （ 可采用不同方式 ） ③ 設(shè)計(jì)編譯 ④ 設(shè)計(jì)仿真 ⑤ 設(shè)計(jì)下載 QuartusⅡ 設(shè)計(jì)流程介紹 數(shù)字電子技術(shù)課程設(shè)計(jì) 30 QuartusⅡ 設(shè)計(jì)流程 啟動(dòng) QuartusⅡ 雙擊桌面上的 QuartusⅡ 圖標(biāo)或單擊開始按扭，在程序菜單中選擇 QuartusⅡ ， 可以啟動(dòng)QuartusⅡ 。QuartusⅡ 軟件包的編程器是系統(tǒng)的核心，提供功能強(qiáng)大的設(shè)計(jì)處理，設(shè)計(jì)者可以添加特定的約束條件來提高芯片的利用率。能夠支持邏輯門數(shù)在百萬門以上的邏輯器件的開發(fā)，并且為第三方工具提供了無縫接口。從 20世紀(jì) 60年代中期開始，人們不斷開發(fā)出各種計(jì)算機(jī)輔助設(shè)計(jì)工具來幫助設(shè)計(jì)人員進(jìn)行集成電路和電子系統(tǒng)的設(shè)計(jì)，集成電路技術(shù)的不斷發(fā)展對(duì) EDA技術(shù)提出新的要求，并促進(jìn)了 EDA技術(shù)的發(fā)展。 EDA技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在 EDA工具軟件平臺(tái)上，對(duì)硬件描述語言 HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)的完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。 ⑥下載到芯片并驗(yàn)證設(shè)計(jì) ⑦將調(diào)試好的程序作為論文的一部分提交 答辯 數(shù)字電子技術(shù)課程設(shè)計(jì) 22 傳統(tǒng)設(shè)計(jì)方法 傳統(tǒng)的設(shè)計(jì)方法是基于中小規(guī)模集成電路器件進(jìn)行設(shè)計(jì)（如 74系列及其改進(jìn)系列、 CC4000系列、74HC系列等都屬于通用型數(shù)字集成電路），而且是采用自底向上進(jìn)行設(shè)計(jì)： （ 1）首先確定可用的元器件； （ 2）根據(jù)這些器件進(jìn)行邏輯設(shè)計(jì)，完成各模塊； （ 3）將各模塊進(jìn)行連接，最后形成系統(tǒng)； （ 4）而后經(jīng)調(diào)試、測(cè)量觀察整個(gè)系統(tǒng)是否達(dá)到規(guī)定的性能指標(biāo)。 ④選擇目標(biāo)器件，編譯頂層設(shè)計(jì)，在編譯報(bào)告中查看時(shí)序分析結(jié)果和器件資源使用情況。 ②使用功能仿真單獨(dú)仿真驗(yàn)證各模塊的功能。 通常分為如下四個(gè)模塊： ? 輸入電路模塊； ? 輸出電路模塊；
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1