【正文】 TA， 3 第一條指令執(zhí)行后， RA3輸出高電平使 T1導通，由于 T1導通，因此 be端電壓為 。 Q1從存儲器中取指令 取指令 ② 執(zhí)行指令 ① BSF PORTA， 3 取指令 ③ 取指令 ④ 執(zhí)行指令 ② BSF PORTA， 4 取指令 ④ 在 Q2~Q4對指令進行譯碼執(zhí)行，鎖存到指令寄存器 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 PC 周期 0 周期 1 周期 2 20MHz = ，因此執(zhí)行一條指令所需要時間為 * 4 = Q4當前指令執(zhí)行結束 執(zhí)行指令 ③ BSF PORTA， 5 Q1又執(zhí)行下一條指令 BSF PORTA， 4 第二條指 令執(zhí)行后， RA4輸出為高電平使 LED1導通，但此時 RA3輸出為 邏輯“ 0”。寫 PORTA端口的“讀 —修改 —寫” 由上述知，當對某一 I/O位執(zhí)行寫操作，寫操作過程是“讀 修改 寫”。讀 2。 ? D Q CK Q D Q CK Q + ∧ ∧ Q D EN VDD DATA BUS WR PORT WR TRIS RD PORT TO AD RD TRIS Analog Input Mode TTL Input bufer P N U1 U2 U3 T1 T2 I/O位 方向寄存器 TRISA 輸入數(shù)據(jù)鎖存器 輸出數(shù)據(jù)鎖存器 I/O端口鉗位二極管保護 讀 寫 1 3 注意：即使是寫 一位，首先也是 對一個端口執(zhí)行 讀操作。 修改： 對指定的 I/O位執(zhí)行置 “ 0”或置 “ 1”操作。 PORTA所對應的 I/O位工作為輸出時，當對 I/O位執(zhí) 行 寫操作 時，實際執(zhí)行的操作過程是 “讀 —修改 —寫”， 即 先讀 PORTA各 I/O口的電平，對指定的 I/O位修改后，再將 修改后的數(shù)據(jù)寫入到輸出數(shù)據(jù)鎖存器中鎖存。 Q D EN VDD DATA BUS WR PORT WR TRIS RD PORT TO AD RD TRIS Analog Input Mode TTL Input bufer P N U1 U2 U3 T1 T2 輸入： ： 方向寄存器 TRISA=1 U2Q=1 T1截止 U2Q=1 T2截止 I/O端口為高阻 I/O位 輸出： TRISA=0 U2Q=0 、 U2Q=1 若 U1Q=0，此時 T1截止 U1Q=0，此時 T2導通 T1截止、 T2導通， I/O輸出為 “ 0” 若 U1Q=1，此時 T1導通 U1Q=1，此時 T2截止 T2截止、 T1導通， I/O輸出為 “ 1” 方向寄存器 TRISA 輸入數(shù)據(jù)鎖存器 輸出數(shù)據(jù)鎖存器 I/O端口鉗位二極管保護 PORTA端口的“讀 —修改 —寫”問題 PORTA需通過對 TRISA方向寄存器的設置確定其工作為輸入 /輸出。 TRISA地址 =85H ** ADCON1和 TRISA寄存器在體 1 ； PORTA寄存器在體 0 ? RA RA3～ RA0 I/O電路結構 D Q CK Q D Q CK Q + amp。 MOVLW 0CFH ； 11001111B確定數(shù)據(jù)傳輸方向 MOVWF TRISA ； 設置 : RA3～ RA0輸入， RA RA4輸出 ； TRISA[7:6]為“ 0”。 MOVLW 07H ；設置 RA均為數(shù)字 I/O。若將 RA端口設置為模擬輸入端，此時必須將 TRISA方向寄存器中各位設置為“ 1”。 數(shù)字 I/O懸空時將使內(nèi)部電路功耗加大 。這是因為內(nèi)部對模擬信號的輸入和數(shù)字信號輸入的電路采用了不同的設計。 ADC控制寄存器 ADCON1 P340 Bit3 Bit0/PCFG3PCFG0: A/D轉(zhuǎn)換引腳功能選擇位。 PIC16F877 PORTA I/O位的設置方法 具有模擬功能的例如 RAi /ANi /VREF這些 I/O位在單片機復位后，自動設置工作在模擬信號輸入的狀態(tài)下，而不是工作在數(shù)字信號的輸入狀態(tài)。 例： 若繼電器壽命為 5000萬次，通道數(shù)為 100，若各通道每 10S吸合一次，則無故障時間為： 繼電器壽命 *10mS 5000萬次 *10mS 繼電器個數(shù) *3600S*24小時 100*3600S*24小時 = 58日 即 58天后，就會出現(xiàn)觸點粘接。 志不求易，事不避難。 川廣自源，成事在始。 驕傲不可有，自信不可無。 因此必須將保護電路同繼電 器緊緊放在一起。 V RA3 CPU 注意： 圖中隔離驅(qū)動晶體管的擊穿電壓要大于線圈產(chǎn)生的瞬態(tài)反向電動勢。 V P143 PIC單片機 端口引腳可 直接驅(qū)動小 型繼電器等 25mA 即使二極管導通是理想的，仍 然存 (硅 )或 (鍺 )的飽和 導通壓降，同樣導致 I/O端口超 壓。 RA0 V=L (di/dt) RA0 V V RA3 CPU V=L (di/dt) 信號 當導通 /斷開時，雖然各I/O端口內(nèi)部鉗位二極管對瞬態(tài)反向電動勢具有抑制能力，但由于二極管為非理想器件，即導通需有一定的導通時間，因此無法完全抑制由 繼電器 導通／截止所產(chǎn)生的電流在瞬間產(chǎn)生的反向電動勢。 PNP NPN VCC PIC 16F877 I/O的驅(qū)動能力為： 每一位 I/O位輸出高電平時輸出 20mA電流（拉流） 每一位 I/O位輸出低電平時輸入 25mA電流（灌流） 每個端口 總的驅(qū)動電流為 60~70mA 5個端口 總的驅(qū)動電流為 200mA IOH=∑IiH n i=1 IOL=∑IiL n i=1 16F877 I/O 注意：雖然 PIC每一位 I/O輸出 /輸入電流是 20mA/25mA，注意 僅能驅(qū)動純阻抗或容性負載， 不能直接驅(qū)動感性負載 。 R1和 R2是 T1和 T2導通時的等效電阻，因此 輸出高 電平的電壓幅值同輸出的電流（ 負載）有關，這樣導致 實 際輸出高電平的電壓幅值小于電源電壓幅值 。 K1截止， K2閉合， C通過 R2放電， 浪涌電流 在電阻 R2上消耗能量。 Q D EN DATA BUS WR PORT WR TRIS RD PORT TO AD RD TRIS Analog Input Mode TTL Input bufer P N U1 U2 U3 T1 T2 I/O位 方向寄 存器 輸入數(shù)據(jù)鎖存器 輸出數(shù)據(jù)鎖存器 VDD 4。 D Q CK Q D Q CK Q amp。 Q D EN VDD DATA BUS WR PORT WR TRIS RD PORT TO AD RD TRIS Analog Input Mode TTL Input bufer P N U1 U2 U3 T1 T2 輸入 ： 方向寄存器 TRISA=1 U2Q=1 T1截止 U2Q=0 T2截止 I/O端口為高阻 I/O位 輸出： TRISA=0 ， U2Q=0 若 U1Q=1，此時 T2截止 U1Q=1，此時 T1導通 T1導通、 T2截止， I/O輸出為 “ 1” 若 U1Q=0，此時 T2導通 U1Q=0，此時 T1截止 T2導通、 T1截止， I/O輸出為 “ 0” 方向寄存器 TRISA 輸入數(shù)據(jù)鎖存器鎖存的是當前 I/O引腳的邏輯狀態(tài) 輸出數(shù)據(jù)鎖存器 I/O端口鉗位二極管保護 另外，當 RA工作為輸入時，由于輸入阻抗為高阻抗，當輸入端懸空時，由于 外界干擾對其的影響，因此在執(zhí)行讀操作時，其讀回的值不是一個確定的值。 禁止數(shù)字輸入端處于懸空狀態(tài) RA4 CPU RS485 RE DE TX RX 輸入端的處理 D Q CK Q D Q CK Q + amp。因此通過外接上拉或下拉電阻，使這些數(shù)字 I/O位，在 CPU復位后都工作在一個確定的邏輯狀態(tài)，這對單片機復位后I/O必須工作在一個確定的邏輯電平提供了方便。 OUT IN 輸入端的處理： PORTA 具有 RAi /ANi /VREF這些模擬功能的 I/O位，在單片機復位后，均自動工作在 模擬信號輸入的狀態(tài)下 ，而不是工作在數(shù)字信號的輸入狀態(tài)。 當 TRISAi設置為“ 0”，表示所對應的 PORTAi的 I/O位工作為輸出； 當 TRISAi設置為“ 1”，表示所對應的 PORTAi的 I/O位工作為輸入。 PCFG3 PCFG2 PCFG1 PCFG0 PCFG3 、 PCFG PCFG1和 PCFG0的狀態(tài)決定了 PORTA各位在 A/D中的功能 STATUS中的 D6和 D5， RP1:RP0=00體 0； RP1： RP0=01體 1； RP1： RP0=10體 2； RP1： RP0=11體 3 方向寄存器 端口寄存器 3。 TRIS(E~A)方向寄存器均在 體 2中。 上拉電阻一般為 3~10KΩ Z0 R R=Z0 并聯(lián)阻抗匹配 入 射 波 終 端 匹 配 法 Z0 V R1 R2 Z0=R1//R2 并聯(lián)阻抗匹配 Z0 R C RC傳輸線時延的兩倍 當 RC信號周期時， RC終 端匹配比分路終端法功耗小 R=Z0 入 射 波 終 端 匹 配 法 Td = L（ √ε ） C ； Td 是信號通過長度為 L的傳輸線所產(chǎn)生的時延 2。 5V 解決的辦法是加上拉電阻 ， 利用上拉電阻降低 IC的輸入阻抗，為靜電感應電荷提供了泄放通道，使 IC的可靠性得到提高。 EN為“ 0”，表示選中 8259和 CPU之間的數(shù)據(jù)緩沖器， CPU通過數(shù)據(jù)總線緩沖器讀取 8259的工作狀態(tài)。由于工作在輸入，其 輸入阻抗為高 阻狀態(tài) ，因此可通過外接上拉或下拉電阻，使任一 I/O位 在復位后都工作在一個確定的邏輯狀態(tài)，這對單片機復位 后必須工作在一個確定的邏輯電平，提供了方便。 VOL 注意：對同一型號不同廠 家及不同批次的 IC，其上 拉和下拉電阻值可能不同。 上拉電阻最大值： VD/R IOL R＞ ，輸出 的低電平不可靠 邏輯 1 邏輯 0 0V 不可逆轉(zhuǎn)的器件損壞 不可逆轉(zhuǎn)的器件損壞 未定義邏輯電平 PNP NPN VCC IOL R 下拉電阻最小值： IOH IIH VOH IOH為邏輯“ 1”輸出電流 IIH為輸出到負載的電流 I/O輸出邏輯高電平時，電阻 R