[工學(xué)]第二章-28086管腳-文庫吧資料
2024-10-19 15:20本頁面
【正文】 第一個(gè)時(shí)鐘周期輸出高 4位地址 A19 ~ A16 在訪問外設(shè)的第一個(gè)時(shí)鐘周期全部輸出低電平無效 其他時(shí)間輸出狀態(tài)信號(hào) S6 ~ S3 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 22： 1. 數(shù)據(jù)和地址引腳 （續(xù) 2） BHE*/S7 （ Bus High Enable/Status） 總線高 8位有效 /狀態(tài) 引腳 ， 輸出 、 三態(tài) 在總線周期 T1狀態(tài) ， BHE低電平有效 ， 當(dāng)讀寫存儲(chǔ)器或 I/O端口以及中斷響應(yīng)時(shí) ，BHE*與 AD0配合表示當(dāng)前總線使用情況 在總線周期 T2~T4， S7輸出狀態(tài)信息 ， 在8086中 S7未賦予實(shí)際意義 / 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 2. 讀寫控制引腳 ALE（ Address Latch Enable） 地址鎖存允許 ， 輸出 、 三態(tài) 、 高電平有效 ALE引腳高有效時(shí) ， 表示復(fù)用引腳： AD15 ~ AD0和 A19/S6 ~ A16/S3正在傳送地址信息 由于地址信息在這些復(fù)用引腳上出現(xiàn)的時(shí)間很短暫 ， 所以系統(tǒng)可以利用 ALE引腳作為地址鎖存器 8286的片選信號(hào)將地址鎖存起來 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 2. 讀寫控制引腳 （續(xù) 1） M/IO*（ Memory / Input and Output） I/O或存儲(chǔ)器訪問 ， 輸出 、 三態(tài) 該引腳輸出低電平時(shí) ， 表示 CPU將訪問 I/O端口 ， 這時(shí)地址總線 A15 ~ A0提供 16位 I/O端口地址 該引腳輸出高電平時(shí) ， 表示 CPU將訪問存儲(chǔ)器 ， 這時(shí)地址總線 A19 ~ A0提供 20位存儲(chǔ)器地址 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 2. 讀寫控制引腳 （續(xù) 2） WR*（ Write） 寫控制 ， 輸出 、 三態(tài) 、 低電平有效 有效時(shí) ， 表示 CPU正在寫出數(shù)據(jù)給存儲(chǔ)器或 I/O端口 RD*（ Read） 讀控制 ， 輸出 、 三態(tài) 、 低電平有效 有效時(shí) ， 表示 CPU正在從存儲(chǔ)器或 I/O端口讀入數(shù)據(jù) 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 2. 讀寫控制引腳 （續(xù) 3） M/IO*、 WR*和 RD*是最基本的控制信號(hào) 組合 后 ， 控制 4種基本的總線周期 總線周期 M/IO* WR* RD* 存儲(chǔ)器讀 高 高 低 存儲(chǔ)器寫 高 低 高 I/O讀 低 高 低 I/O寫 低 低 高 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 2. 讀寫控制引腳 （續(xù) 4） READY 存儲(chǔ)器或 I/O口就緒 ， 輸入 、 高電平有效 總線操作周期中 ， CPU會(huì)測(cè)試該引腳 如果測(cè)到高有效 ， CPU直接進(jìn)入下一步 如果測(cè)到無效 ， CPU將插入等待周期 等待周期中仍然要監(jiān)測(cè) READY信號(hào) ， 確定是否繼續(xù)插入等待周期 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 2. 讀寫控制引腳 （續(xù) 5） DEN*（ Data Enable） 數(shù)據(jù)允許 ， 輸出 、 三態(tài) 、 低電平有效 有效時(shí) ， 表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù) ， 可利用它來控制對(duì)數(shù)據(jù)總線的驅(qū)動(dòng) ，作為數(shù)據(jù)收發(fā)器 8286的片選信號(hào) DT/R*（ Data Transmit/Receive） 數(shù)據(jù)發(fā)送 /接收 ， 輸出 、 三態(tài) 該信號(hào)表明當(dāng)前總線上數(shù)據(jù)的流向 高電平時(shí)數(shù)據(jù)自 CPU輸出 （ 發(fā)送 ） 低電平時(shí)數(shù)據(jù)輸入 CPU（ 接收 ） 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 3. 中斷請(qǐng)求和響應(yīng)引腳 INTR（ Interrupt Request） 可屏蔽中斷請(qǐng)求 ， 輸入 、 高電平有效 有效時(shí) ， 表示請(qǐng)求設(shè)備向 CPU申請(qǐng)可屏蔽中斷 該中斷請(qǐng)求是否響應(yīng)受控于 IF（ 中斷允許標(biāo)志 ） 、 可以被屏蔽掉 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 3. 中斷請(qǐng)求和響應(yīng)引腳 （續(xù) 1） INTA*（ Interrupt Acknowledge） 可屏蔽中斷響應(yīng) ， 輸出 、 低電平有效 有效時(shí) ， 表示來自 INTR引腳的中斷請(qǐng)求已被 CPU響應(yīng) ， CPU進(jìn)入中斷響應(yīng)周期 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 3. 中斷請(qǐng)求和響應(yīng)引腳 （續(xù) 2） NMI（ NonMaskable Interrupt） 不可屏蔽中斷請(qǐng)求 ， 輸入 、 上升沿有效 有效表示外界向 CPU申請(qǐng)不可屏蔽中斷 該中斷請(qǐng)求不能被 CPU屏蔽 ， 所以優(yōu)先級(jí)別高于 INTR（ 可屏蔽中斷 ） 主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷 不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障 微 機(jī) 原 理 及 應(yīng) 用 杭州電子科技大學(xué) 第 2章 2： 4. 總線請(qǐng)求和響應(yīng)引腳 HOLD 總線保持 （ 即總線請(qǐng)求 ） ， 輸入 、 高電平有效 有效時(shí) ， 表示總線請(qǐng)求設(shè)備向 CPU申請(qǐng)占有總線 該信號(hào)從有效回到無效時(shí) ， 表示總線請(qǐng)求設(shè)備對(duì)總線的使用已經(jīng)結(jié)束 ， 通知 CPU收回對(duì)總線的控制權(quán) 微 機(jī) 原 理 及
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1