freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

電子秒表系統(tǒng)設(shè)計(jì)硬件設(shè)計(jì)電子信息工程專業(yè)畢業(yè)設(shè)計(jì)畢業(yè)論-文庫吧資料

2025-06-15 00:19本頁面
  

【正文】 D: 5V. ●靜態(tài)電流 ISTB:典型值 ,最大值為 2181。 ●具有自動省電模式,此時僅需 的保持電流。 ●語音固化無需專用編程或開發(fā)裝置。 ●零功率信息存貯,省掉備用電源。 ( 1) 特點(diǎn) [10]: ●所需外圍元件少,電路簡單,操作方便。芯片采用多電平直接模擬量存儲技術(shù),每個采樣直接存儲在片內(nèi)單個 E2PROM單元中,能夠非常真實(shí)、自然的再現(xiàn)語音、音樂、音調(diào)的效果,避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和 “金屬聲 ” [10]。 ISD1420采用 CMOS技術(shù),內(nèi)含振蕩器,話筒前置放大、自動增益控制、防混淆濾波 器、揚(yáng)聲器驅(qū)動及 E2PROM陣列 [10]。利用它,語音和音頻信號被直接存儲,以其原本的模擬形式進(jìn)入 E2PROM存儲器。最小的錄放系統(tǒng)僅由一個麥克風(fēng)、一個喇叭、兩個按鈕、一個電源和少數(shù)電阻電容組成。 1. ISD1420 芯片功能特性 [10] ISD1420為美國 ISD公司出品的單片語音錄放電路。此外,還可以開發(fā)出 “會說話的電子稱 ”、“出租車自動語 音 報價器 ”、 “多路語音報警系統(tǒng) ”等新穎電子電器產(chǎn)品。將 ISD1420 的 A0~ A7 與 CPLD 的 I/O 口連接,這樣可單獨(dú)提取 160 段語音信息,并在軟件的支持 下可自動組合成若干段完整的長短語句。 ISD1420 與計(jì)算機(jī)、 CPLD 相結(jié)合,應(yīng)用前景十分廣闊。 [9] 圖 ISP 插座接線圖 語音芯片的選擇 ISD1400 系列語音芯片目前已被用于微型固體錄音機(jī)、通訊、電話、車船、飛機(jī)黑匣子、有聲電子信函、語音信箱、高級玩具等。對 MAX7000 系列器件進(jìn)行編程要具備以下三個條件 [9]: (1)編程電纜; (2)PC 機(jī); (3) MAX7000 系列器件下載軟件。當(dāng)三態(tài)緩沖器的控制端接到地( GND)時,其輸出為三態(tài)(高阻態(tài)),而且 I/O 引腳可作為專用輸入端使用;當(dāng)三態(tài)緩沖器的控制端接到 電源( VCC)時, I/O 引腳處于輸出工作方式 [8]。它的使能端由 OE1n, OE2n 及 VCC, GND 信號中的一個控制。 可編程連線陣列的延時是固定的,因此, PIA 消除了信號之間的時間偏移,使得時間性能容易預(yù)測。所有的專用輸入、 I/O 引腳的反饋、宏單元的反饋均連入 PIA 中,并且布滿整個器件。 ( 4)可編程連線陣列 通過 PIA 的可編程布線通道,把多個 LAB 相互連接,構(gòu)成所需的邏輯。它是由宏單元提供一個未使用的乘積項(xiàng),并把它們反饋到邏輯陣列,便于集中管理使用。為提供所需的邏輯資源,不需利用另一個宏單元,而是利用EPM7128SLC8415 芯片結(jié)構(gòu)中共享和并聯(lián)擴(kuò)展乘積項(xiàng),作為附加的乘積項(xiàng)直接送到 LAB的任意宏單元中,在邏輯綜合時,利用擴(kuò)展項(xiàng)可保證用盡 可能少的邏輯資源實(shí)現(xiàn)盡可能快的工作速度。在設(shè)計(jì)輸入時,用戶可以選擇所希望的觸發(fā)器,然后 MAX+plusⅡ 開發(fā)工具對每一個寄存器功能選擇最有效的觸發(fā)器工作方式,以使設(shè)計(jì)所需要的資源最少。雖然乘積項(xiàng)驅(qū)動觸發(fā)器的置位和復(fù)位信號是高電平有效,但是在邏輯陣列中可將信號反相,得到低電平有效的控制。另外,也可以將觸發(fā)器旁路,實(shí)現(xiàn)組合邏輯功能。利用 MAX+plusⅡ 開發(fā)工具按設(shè)計(jì)要求自動優(yōu)化乘積項(xiàng)的分配。每個宏單元的一個乘積項(xiàng)可以反相 后回送到邏輯陣列。 邏輯陣列實(shí)現(xiàn)組合邏輯功能,給每個宏單元提供 5 個乘積項(xiàng)。 LAB 的輸入信號有: ① 來自 PIA 的 36 個信號; ② 全局控制信號; ③ I/O 引腳到寄存器的直接輸入通道 [9]。2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)(論文) 12 每個邏輯陣列塊由 16 個宏單元組成,多個 LAB 通過可編程連線陣列( PIA)和全局總線連接在一起。下面我們對這 5 部分分別加以闡述 [9]。主要包括: ( 1) 邏輯陣列塊( Logic Array Blocks, LAB); ( 2) 宏單元( Macro Cells); ( 3) 擴(kuò)展乘積項(xiàng)(共享和并聯(lián))( Expender Product Terms); ( 4) 可編程連線陣列( Programmable Interconnect Array, PIA) ; ( 5) I/O 控制塊( I/O Control Blocks)。 圖 EPM7128SLC8415 引腳圖 表 EPM7128SLC8415 各管腳功能表 名稱 管腳 功能 I/O 4~ 4 44~ 66 6 6 70、73~ 81 輸入 /輸出端口 INPUT/OE2/GCLK2 2 輸入 /輸出使能信號 /時鐘 VCC 1 2 3 電源端 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)(論文) 10 4 5 6 78 GND 1 3 44 5 7 82 接地端 INPUT/OE1 84 輸入 /輸出使能信號 INPUT/GLCR 1 輸入 /清除 TDI 14 isp 編程信號控制線 /專用輸入 TMS 23 isp 編程信號控制線 /專用輸入 TCK 62 isp 編程信號控制線 /專用輸入 TDO 71 isp 編程信號控制線 /專用輸入 圖 Max7000 系列 84 引腳 PLCC 封裝芯片的管腳焊接點(diǎn)排列 在本設(shè)計(jì)中不管是制作實(shí)驗(yàn)板還是 PCB 板,都要嚴(yán)格遵守圖 芯片的管腳焊接點(diǎn)排列情況。 2. EPM7128SLC8415 主要性能參數(shù) ( 1) 以第二代多陣列矩陣( MAX)結(jié)構(gòu)為基礎(chǔ),是一種高性能 CMOS E2PROM 器件; ( 2) 通過 JTAG( Joint Text Action Group 聯(lián)合測試組)接口可實(shí)現(xiàn)在線編程( ISP),本設(shè)計(jì)中提供 JTAG 接口; ( 3) 邏輯密度為 2500 個可用編程門電路, 128 個宏單元; ( 4) 有 68 條可編程 I/O 口, TTL 邏輯電平為 5V 或 3V; ( 5) 引腳到引腳的邏輯延時為 ,計(jì)數(shù)器工作頻率可達(dá)到 ; ( 6) 有集電極開路選擇,可編程宏單元觸發(fā)器,具有專有的清除( clear)、時鐘( clock)、輸出使能( OE)控制; ( 7) 與不同電源電壓的系統(tǒng)接口, VCCIO 引腳用于輸出緩沖器接到 5V電源時,輸出電平與 5V電源兼容, VCCIO引腳用于輸出緩沖器接到 ,輸出電平與 電源兼容, VCCINT 用于內(nèi)部電路和輸入緩沖器; ( 8) 包括一個 為保護(hù)設(shè)計(jì)者所有權(quán)而設(shè)的可編程加密位 ,全面保護(hù)專利設(shè)計(jì),防止程序被復(fù)制和讀出 ; ( 9) 工作電壓: 5V ; ( 10) 封裝: 本設(shè)計(jì)采用 PLCC84 封裝形式(這里只介紹 PLCC 封裝,有其它封裝形式) ; ( 11) I/O 數(shù): 64 ; ( 12) 宏單元 128 ; ( 13) 器件可選擇開漏輸出; ( 14) 可編程的節(jié)點(diǎn)模式,每個宏單元可節(jié)省 50%的功率; ( 15) 可配置的擴(kuò)展乘積項(xiàng)分配,允許每個宏單元擁有多達(dá) 32 個乘積項(xiàng); ( 16) 編程下載電纜: BitBlasterTM 串行下載電纜, ByterBlasterMVTM 并行口下載電纜(常用) MasterBlasterTM 串行通用串行總線( USB)下載電纜 [8]。 它 的優(yōu)點(diǎn)是 基于 E2PROM,可以通過 JTAG 口進(jìn)行在線編程,設(shè)計(jì)者可將設(shè)計(jì)內(nèi)容從 PC 機(jī)上通過下載電纜和 JTAG 口對 EPM7128SLC8415 進(jìn)行多次修改 , 它有多達(dá) 68 個 I/O 引腳可供編程使用,方便系統(tǒng)擴(kuò)展存儲空間和外設(shè) [8]。 但是 ISPLSI 1032E芯片 的延時不易于 控制,但我們的系統(tǒng)對延時要求較高,而 Altera2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)(論文) 8 公司的在系統(tǒng)可編程芯片 EPM7128SLC8415 的延時比較穩(wěn)定, 同時學(xué)校 實(shí)驗(yàn)室 關(guān)于Altera 公司的軟件設(shè)計(jì)技術(shù)較成熟。 考慮成本問題, 設(shè)計(jì) 原 打算選擇 ISPLSI 1032E 芯片,該芯片是美國 Lattice 半導(dǎo)體公司研制的新一代復(fù)雜可編程邏輯器件 CPLD,是目前市場上功能較強(qiáng)、產(chǎn)品性能優(yōu)良、開發(fā)設(shè)計(jì)方便易用的可編程邏輯器件之一 [8]。 A1tera 公司的 FLEX 系列芯片同時具有 FPGA 和 EPLD兩種結(jié)構(gòu)的優(yōu)點(diǎn),得到較廣泛的應(yīng)用。 ( 2) Altera 公司的在系統(tǒng)可編程芯片的特點(diǎn) Altera 公司的 MAX 系列產(chǎn)品基本上屬于 CPLD 結(jié)構(gòu)。 ispLSI1000/E 系列器件是通用器件。 Lattice 公司于 20 世紀(jì) 90 年代初推出的高性能大規(guī)??删幊踢壿嬈骷?,集成度在 1000~25000 門,管腳到管腳( PintoPin)延時最短可達(dá),系統(tǒng)工作速度最高可達(dá) 180MHz。該公司在 CPLD 的研制方面也取得很大進(jìn)展,特別是于 1991年發(fā)明并率先推出在系統(tǒng)可編程( ISP)技術(shù),開拓了新一代的 PLD 器件。 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)(論文) 7 器件選擇方案 本章前一節(jié)簡要概述了本課題的總體設(shè)計(jì)方案,本節(jié)將從器件選擇方面對系統(tǒng)的設(shè)計(jì)方案進(jìn)行詳細(xì)說明。整點(diǎn)報時是由語音芯片提供。而多功能電子秒表的整點(diǎn)報時是用一個開關(guān)來控制。按下 KEY2 鍵, 跑表開始計(jì)時, 按下 key 鍵,計(jì)時暫停,再按下該鍵,繼續(xù)計(jì)時。按 KEY3 來分別 對時鐘進(jìn)行較時,然后再按 KEY1 鍵 ,使其在XX 狀態(tài)即時鐘狀態(tài) 即可。 系統(tǒng)工作 過程如下 :多功能電子秒表一般情況下處于時鐘狀態(tài) 用來 提供時間顯示。VHDL 程序?qū)φZ音芯片的控制是通過下載電纜下載到 CPLD 芯片中實(shí)現(xiàn)的。 系統(tǒng)采用 復(fù)雜可編程邏輯器件 控制語音芯片來實(shí)現(xiàn)語音報站的功能。 系統(tǒng)由主控模塊控制,從有源晶振獲得 4MHZ 的時鐘信號,送至主控模塊中;該時鐘信號經(jīng)主控模塊進(jìn)行相關(guān)操作后 ,可產(chǎn)生去抖動 按鍵的 50Hz信號和延時用的 1kHz信號 ,用來觸發(fā)語音芯片,使語音芯片執(zhí)行相關(guān)的操作。這些按鍵通過復(fù)雜可編程邏輯器件產(chǎn)生語音芯片和顯示芯片所需要的信號。 結(jié)合以上論述,初步確定硬件設(shè)計(jì)方案如下: 通過外部的按鍵控制,它可以實(shí)現(xiàn) 起 /停 、 清零 、 功能轉(zhuǎn)換、 復(fù)位 ; 有 調(diào)時 、清零、錄音、 報時 、地址選擇功能, 可以對 秒表的時間 進(jìn)行校準(zhǔn)調(diào)整 , 同時 準(zhǔn)確顯示在 LED上 , 通過功能準(zhǔn)換也可以將跑表的時間顯示在 LED 上, 使用戶可以一目了然。其中主要控制邏輯全部由軟件編寫完成。 6. CPLD 的 JTAG 在系統(tǒng)編程能力并且充分利用了 CPLD 內(nèi)部資源 ,所有控制邏輯電路均由 CPLD 的內(nèi)部硬件電路完成 ,不需微處理器 ,因此系統(tǒng)硬件電路簡單、調(diào)試和升級方便、可靠性高 ,實(shí)用性強(qiáng) [7]。 4. 不需要設(shè)計(jì)人員了解很深的 IC 知識, EDA 軟件易學(xué)易用。 2. 研制開發(fā)費(fèi)用低,不承擔(dān)投片風(fēng)險,使用方便。這無疑對系統(tǒng)的設(shè)計(jì)帶來諸多不便。 有加 、 重復(fù)、清零、錄音、放音、地址選擇等按鍵或 DIP 開關(guān); 能實(shí)現(xiàn)指定地址人工控制長度的錄音; 能用 LED 顯示 當(dāng)前 時間或者跑表的計(jì)時 時間。 根據(jù)用戶需要,可以對用戶進(jìn)行整點(diǎn)報時提醒,還可 通過按鍵取消報時。 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)(論文) 5 第 2 章 硬件設(shè)計(jì)方案 系統(tǒng)總體設(shè)計(jì)方案 本 次設(shè)計(jì)的 課題是關(guān)于 多功能電子秒表的 系 統(tǒng) 設(shè)計(jì),它除了具有一般的 鐘表的時間顯示外, 還集智 能化、新穎化與人性化于一體。網(wǎng)絡(luò)表可以從電路原理圖中獲得,也可從印制電路板中提取出來。 將初步繪制好的電路圖作進(jìn)一步的調(diào)整和修改,使得原理圖更加美觀。 利用 Protel 99/Schematic 提供的各種工具,將圖紙上的元件用具有電氣意義的導(dǎo)線、符號連接起來,構(gòu)成一個完整的原理圖。 用戶根據(jù)電路圖的需要,將零件從零件庫里取出放置到圖紙上,并對放置零件的序號、零件封裝進(jìn)行定義和設(shè)定等工作 [5]。 設(shè)置 Protel 99/Schematic 設(shè)計(jì)環(huán)境,包括設(shè)置格點(diǎn)大小和類型,光標(biāo)類型等等,大多數(shù)參數(shù)也可以使用系統(tǒng)默認(rèn)值 [5]。圖紙大小是根據(jù)電路圖的規(guī)模和復(fù)雜程度而定的,設(shè)置合適的圖紙大小是2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)(論文) 4 設(shè)計(jì)好原理圖的第一步。 ( 1)設(shè)計(jì)圖紙大小 。在這一過程中,要充分利用 Protel 99SE 所提供的各種原理圖繪圖工具、各種編輯功能,來實(shí)現(xiàn)我們的目的,即得到一張正確、精美的電路原理圖。 一般而言,設(shè)計(jì)電路板最基本的過程可以分為三大步驟。 使用戶可以輕松的控制電子線路設(shè)計(jì)的全過程 [5] 。 電路板的設(shè)計(jì)和繪制以及電子電路邏輯分析和仿真等 。 硬件設(shè)計(jì)工具 設(shè)計(jì)原理圖和 PCB 圖均使用 Protel 99SE 軟件進(jìn)行設(shè)計(jì)。 用 ISP 器件取代傳統(tǒng)的標(biāo)準(zhǔn)集成電路、接口電路、專用集成電路已成為數(shù)字技術(shù)發(fā)展的趨勢。 ISP 器件在設(shè)計(jì)完成
點(diǎn)擊復(fù)制文檔內(nèi)容
畢業(yè)設(shè)計(jì)相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1