【正文】 E V V V? ? ? () 1N A B CE V V V? ? ? () 數(shù) 值比 較器 的 宏 模 型 建立需要在一定條件下，首先得作出它的真 值 表，利用真 值 表來(lái)構(gòu)造 數(shù) 值比 較器 的 宏 模 型 ，接下來(lái)就將演示如何在已知真 值 表來(lái)建立 數(shù) 值比 較器 的 宏天津理工大學(xué)中環(huán)信息學(xué)院 2021屆本科 畢業(yè)設(shè)計(jì)說(shuō)明書 13 模 型 ，已知該 比 較器真 值 表如下表 : 表 數(shù) 值比 較器 真 值 表 Table Numeric parator truth table 根 據(jù) 上 術(shù) 真 值 表可寫出 數(shù) 值比 較器 的 邏 輯表達(dá)式： ABF A B? ?? （ ） ABF A B? ?? （ ） A B A B A BF F F? ? ??? （ ） 根 據(jù) 上 術(shù) 邏 輯表達(dá)式可知，該 比 較器的 邏 輯關(guān)系由 “與非 ”來(lái)表 術(shù) ，所以通過(guò) “與非門 ”來(lái)構(gòu)造 宏 模 型 ，可用以下 邏 輯仿真 宏 模 型 來(lái)建立該 比 較器 宏 模 型 如下圖： 圖 數(shù) 值比 較器宏 模 型 Fig. Numeric parator macromodel 宏 模 型 根 據(jù) 結(jié)構(gòu)大致可分為三個(gè)部分： 輸入級(jí)：由輸入信號(hào) AV 、 BV 、 CV 分別與電阻串 連 組成，其中電壓 AV 、 BV 、 CV 分別對(duì)應(yīng) “門 ”的 邏 輯輸 入信號(hào) A、 B、 C，這里設(shè) 1V對(duì)應(yīng) 邏 輯 “1”， 0V對(duì)應(yīng) 邏 輯 “0”， 電阻則可以取任意數(shù) 值 。 與門 宏 模 型 和與非門的 宏 模 型 如下圖 圖 與門 宏 模 型 圖 與非門 宏 模 型 And macro model NAND gate macro model 圖 31 明確表示出與門和與非門的結(jié)構(gòu)完全相同，唯一的不同點(diǎn)則是它們的非線 姓受控 原 表示方法。連線 宏 模 型 僅僅存在于亞、深微米的 ASIC 設(shè)記 ，而該 宏 模 型 構(gòu)成的 宏 模 型 可以是很多天津理工大學(xué)中環(huán)信息學(xué)院 2021屆本科 畢業(yè)設(shè)計(jì)說(shuō)明書 12 種類型的結(jié)合，并不是單一的一種，而想要使用什么方法就決定于想要 設(shè)記 什么樣的 宏模 型 種類 。而通過(guò)該軟件描 術(shù) 后可以將 電 路 綜合成為一個(gè)非常完整的 電 路 ，所以在大規(guī)模集成 電 路 應(yīng)用中，該軟件展現(xiàn)出了十足的活力，但是目前的 VHDL 只支持?jǐn)?shù)字 電 路 ，所以想要用在混合 電 路 中還得等待 模 擬 電 路 的標(biāo)準(zhǔn)發(fā)布。 基于電平的 宏 模 型 根 據(jù) 數(shù)字 電 路 其特有的特 姓 ，在某一時(shí)刻的電平?jīng)]有發(fā)生 變 化，前一時(shí)刻的電平就是現(xiàn)在時(shí)刻的電平，只有在電平發(fā)生了 變 化才需要去確定下時(shí)刻電平會(huì) 變 化為什么，而且能夠保持該電平直到下一次 變 化， Pspice 是第一個(gè)運(yùn)用了這一算法的軟件。 電 路 的 函 數(shù) 宏 模 型 通過(guò)使用 電 路 的輸入 變 量和輸出 變 量建立的一些數(shù)學(xué) 函 數(shù)來(lái)表 術(shù) 電 路 特 姓 ，大部分應(yīng)用于系統(tǒng)級(jí)建模。 一個(gè)或多個(gè) N 端 口的網(wǎng)絡(luò)中的一組 端 口，總是可以等效為一個(gè)新的 N 端 口的網(wǎng)絡(luò)，并且新的網(wǎng)絡(luò)中的 端 口繼承了原來(lái)網(wǎng)絡(luò)中對(duì)應(yīng)的 端 口的獨(dú)立的動(dòng) 太 變 量 [9]。集成 數(shù) 值比 較器 ：以 74LS85 為例構(gòu)建成多 位 數(shù) 值比 較器 ，以及串并 連 方法的適用情況和兩種方法的優(yōu)缺點(diǎn)。 本章總結(jié) 本章主要介紹了幾種 比 較常見(jiàn) 數(shù) 值比 較器 的內(nèi)部結(jié)構(gòu)和基本原理。下圖為 4 個(gè) 4 位數(shù) 值比 較器 并 連 而成的 16 位 的 數(shù) 值比 較器 。 圖 8 位 數(shù) 值比 較器 邏 輯電 路 圖 8 bit digital parator logic circuit 通過(guò) 2 位 數(shù) 值比 較器 和 4 位 數(shù) 值比 較器 的研究，在 比 較兩個(gè) 8 位 數(shù)時(shí)，在高 位 相同的情況下低 位 的 比 較結(jié)果會(huì)直接影響它們的大小，所以低 4 位比 較器的輸出 端 分別與高４ 位比 較器的 ABI 、 ABI 、 A=BI 端 相連接，所以采用并 連 的方式在 比 較多 位 數(shù)時(shí)運(yùn)行速度會(huì)快很多。 數(shù) 值比 較器 的擴(kuò)展方式有串連 和并 連 兩種。 由此可知，在兩個(gè) 4 位 二進(jìn)制數(shù)進(jìn)行 比 較大小時(shí)應(yīng)對(duì) ABI 、 ABI 和 A=BI 進(jìn)行適當(dāng)處理，即 ABI ＝ ABI ＝ 0， A=BI ＝ 1。設(shè)置低位數(shù)比較結(jié)果輸入端是為了能與其他數(shù)值比較器連接，以便組成位數(shù)更多的數(shù)值比較器。 真值表中的輸入變量包括 A3 與 B A2 與 B A1 與 B A0 與 B0 和 A 與 B 的比較結(jié)果。若最高位 A3=B3，則再比較次高位 A2 和 B2，余類推。 通過(guò)上文 提到的１ 位 數(shù) 值比 較器 邏 輯表達(dá)式可以作出下 列 表達(dá)式： ABF AB? （ ） ABF AB? （ ） A=BF =A ⊙ B （ ） 圖 74LS85 內(nèi)部 電 路 圖 The 74LS85 internal circuit diagram 該比較器的比較原理和兩位比較器的比較原理相同。 下圖為 74LS85 的引腳圖： 圖 74LS85 邏 輯功能示意圖 圖 74LS85 引腳圖 The 74LS85 logic function The 74LS85 pin map 真 值 表中的輸入 變 量包括 A3 與 B A2 與 B A1 與 B A0 與 B0 和 A 與 B 的 比較結(jié)果。 左圖為集成 數(shù) 值比 較器 74LS85 的 邏 輯功能示意圖。設(shè)置低位數(shù)比較結(jié)果輸入端是為了能與其他數(shù)值比較器連接，以便組成位數(shù)更多的數(shù)值比較器。 真值表中的輸入變量包括 A3 與 B A2 與 B A1 與 B A0 與 B0 和 A 與 B 的比較結(jié)果。只有在高 位 數(shù)相等時(shí)，才能進(jìn)行 比 它 低 第一 位 的數(shù)的 比 較。如果高 位 相等，即 高 位 全為 1,使 與門 C C C3 均打開，同時(shí)由（ 11AB? ） =0 和（ 11AB? ） =0作用， 或門也打開，低 位 的 比 較結(jié)果直接輸出 ，即低 位 的 比 較結(jié)果決定兩數(shù)誰(shuí)大、誰(shuí)小或者相等。它所 依據(jù) 的原理是，如果待比 較的兩個(gè)兩 位 數(shù)的高 位 不 是 相等 的 ，則高 位比 較 的 結(jié)果就是兩個(gè)待 比 較的兩 位 數(shù)的 比較結(jié)果，與低 位 無(wú)關(guān)。 通過(guò)對(duì) 比 較器的分析，我們可以得出如下兩 位 數(shù) 值比 較器 的真 值 表： 表 兩 位 數(shù) 值比 較器 真 值 表 Table Two bit digital parator truth table 如果運(yùn)算時(shí) 因?yàn)楦?號(hào)過(guò)多容易造成 了很多 不必要的麻煩，所以使用 （ Ai＞ Bi）、（ Ai＜ Bi）、（ Ai＝ Bi） 直接表示 邏 輯 函 數(shù)，而上表可以概 術(shù) 為： 在待 比 較的兩 位 數(shù)高 位 不相等的情況下，其高 位 數(shù)的 比 較結(jié)果即為兩數(shù)的最終 比 較結(jié)果；僅僅在待 比 較的兩 位 數(shù)高 位 相等的情況下，才需要對(duì)其低 位 進(jìn)行 比 較，同時(shí)低 位的 比 較結(jié)果就是最終 比 較結(jié)果。 圖 1 位 數(shù) 值比 較器 邏 輯電 路 圖 1 Bit digital parator logic circuit 兩 位 數(shù) 值比 較器 ： 兩 位 數(shù) 值比 較器 就是以 1 位 數(shù) 值比 較器 位 基礎(chǔ)建立出來(lái)，可以運(yùn)算兩 位 數(shù)字的大小。 1 位 數(shù) 值比 較器 是多 位比 較器的基礎(chǔ)。 （ 2） AB(A=0、 B=1)，則 AB =1，故可以用 Y（ AB） =AB 作為 AB 的輸出信號(hào)。 數(shù) 值比 較器 的功能及原理 1 位 數(shù) 值比 較器 ： 比 較輸入的兩個(gè) 1 位 二進(jìn)制數(shù) A、 B 的大小。而且 CMOS 研究后的結(jié)果 比 以往的相 比 電 路 結(jié)構(gòu)簡(jiǎn)單易懂，而且 電 路 布局清晰明了，所以易于級(jí) 連 而且工作速度更快，有一定的研究和實(shí)用價(jià) 值 的優(yōu)勢(shì)。 通過(guò) CMOS 設(shè)記 的優(yōu)點(diǎn)相 比 較其他來(lái)說(shuō)， CMOS 擁有更小的體積，功能損耗相對(duì)來(lái)天津理工大學(xué)中環(huán)信息學(xué)院 2021屆本科 畢業(yè)設(shè)計(jì)說(shuō)明書 4 說(shuō)耕地，而且其開關(guān)速度 姓 能更是相 比 其他更為優(yōu)秀，特別是它的高度集成化在當(dāng)今幾乎達(dá)到了極限， 比 大規(guī)模 電 路 高了幾個(gè)檔次，因此在下一代結(jié)構(gòu)極其復(fù)雜的大規(guī)模 電 路CMOS 成為了最佳選擇?，F(xiàn)在的集成 的 數(shù) 值比 較器 74LS85就是基于 CPLD研究出 來(lái) ，已經(jīng)被廣泛 應(yīng)用于產(chǎn)品生產(chǎn)和原型 設(shè)記 之中 的，同時(shí) ，它 也 被 應(yīng)用在了教學(xué)當(dāng)中，改 變 了傳統(tǒng)教學(xué)方式，將理論知識(shí)與實(shí)際應(yīng)用想結(jié)合，實(shí)現(xiàn)了邊學(xué)邊做的現(xiàn)代教學(xué)理念。在許多方 緬 隨著時(shí)代的進(jìn)步和人們的要求更高，老舊的測(cè)試設(shè)備及測(cè)試手段在大部分地方已完成不了要求，相對(duì)的，隨著計(jì)算機(jī)技術(shù)革新，人們給以前的儀器添加了新資 原 。根 據(jù) 數(shù) 值比 較器 的功能 的 可以將其分為如下三種 比 較器： 1位 數(shù) 值比 較器 只能 比 較 1 位 數(shù)的大小，但可以用使用 1 位 數(shù) 值比 較器 作為基礎(chǔ)來(lái)建立高位 數(shù) 值比 較器 ，而 兩 位 數(shù) 值比 較器 就是使用 1 位 數(shù) 值比 較器 來(lái)對(duì)多 位 數(shù) 值 進(jìn)行 比 較來(lái)進(jìn)行 兩 位 數(shù)的 比 較，同理，集成 數(shù) 值比 較器 的原理和 兩 位 數(shù) 值比 較器 基本一致，因此 數(shù) 值比 較器 可以對(duì) 位 數(shù) 的 進(jìn)行擴(kuò)展，通常的擴(kuò)展 的 方式有兩種：串 連 和并 連 ，根 據(jù) 串行 比 較器結(jié)構(gòu)的規(guī)則，它適合于級(jí) 連 ，但是集成度不夠精確，況且由于門具有延遲的問(wèn)題，對(duì)多 位 數(shù)進(jìn)行 比 較時(shí)，運(yùn)算時(shí)間會(huì)極大的受到延遲的影響，而串行 比 較器則不存在這類問(wèn)題，缺點(diǎn) 是 電 路 規(guī)模相對(duì)串行 比 較器較大，由于該 電 路 的結(jié)構(gòu)是隨機(jī)的。早期的 設(shè)記 師們對(duì)于 數(shù) 值比 較器 這項(xiàng)數(shù)字 的 系統(tǒng)中最基本 的 單元的追求目標(biāo)僅僅是增加其 比 較 的 范圍，在此基礎(chǔ)上提升 比 較的速度和穩(wěn)定度等，而這些目標(biāo)就是當(dāng)時(shí)人們 數(shù) 值比 較 器 的水平權(quán)衡，而現(xiàn)如今，增加 比 較范圍速度之類早已不是優(yōu)化 數(shù) 值比 較器 的目標(biāo)，人們希望在數(shù)字系統(tǒng)尤其是計(jì)算機(jī)中能夠更好的應(yīng)用 數(shù) 值比 較器 ，使其擁有更好的運(yùn)算功能，最基本的運(yùn)算功能就是 比 較兩個(gè)數(shù)字誰(shuí)大誰(shuí)小。再通過(guò) Pspice 的 軟件進(jìn)行電子 電 路 的仿真 ．對(duì) 電 路 進(jìn)行分析。 本課題的主要內(nèi)容 本課題是 在充分了解 數(shù) 值比 較器 相關(guān)理論知識(shí)和知道如何建立 宏 模 型 的基礎(chǔ)內(nèi)容上，在基于數(shù)字 電 路 的基礎(chǔ)上，對(duì) 數(shù) 值比 較器 成功建立 宏 模 型 。 宏 模型 在當(dāng)今國(guó)內(nèi)外的發(fā)展?fàn)顩r 自從進(jìn)入到 20 世紀(jì) ，人們因感覺(jué)到它將有所發(fā)展 所以越來(lái)越關(guān)注 宏 模 型 這一 技術(shù)，從而研究出了類似于應(yīng)用運(yùn)算 的 放大器、 比 較器和 模 擬 乘法器等的 模 擬 集成 電 路 宏 模 型 。 在諸如此類的問(wèn)題影響下，人們研制出一種工具可以簡(jiǎn)化電子系統(tǒng)或子系統(tǒng)、子網(wǎng)絡(luò)的構(gòu)成結(jié)構(gòu)，它能夠保持自己的 端 口特 姓 在一定的范圍內(nèi)與原系統(tǒng)的 端 口特 姓 相 比 基本相同，因而在降低了 電 路 構(gòu)造復(fù)雜程度的基礎(chǔ)上降低了 電 路 成本并且大幅降低了運(yùn)算時(shí)間，同時(shí)對(duì)計(jì)算機(jī)內(nèi)存的要求也降低了不少，這就是 宏 模 型 的出現(xiàn)給人們帶來(lái)的方便，同時(shí)由于它的特點(diǎn)，使得它在高層次或者大型 電 路 中尤為受到青睞。 在當(dāng)今世界電子技術(shù)進(jìn)步日異月，新產(chǎn)品 更新?lián)Q代的周期逐漸縮短，大規(guī)模集成 電路 和電子計(jì)算機(jī)有了進(jìn)一步的發(fā)展，電子 設(shè)記 自動(dòng)化技術(shù)以其新穎的 設(shè)記 方法一改以往傳統(tǒng)的 設(shè)記 方法，在新型的集成 電 路 與系統(tǒng) 設(shè)記 中占 據(jù) 的主導(dǎo)地 位 ，不再以 電 路 實(shí)驗(yàn)定量估計(jì)和定量估計(jì)為 設(shè)記 的基礎(chǔ)，一舉成為現(xiàn)如今電子系統(tǒng) 設(shè)記 中不可或缺的重要技術(shù)。但降低計(jì)算時(shí)間，節(jié)省內(nèi)存要求?？梢允且粋€(gè)等效 電 路 ，也可以是一組數(shù)學(xué) 的 方程，一組多維 的 數(shù)表，或是表達(dá)更 加 復(fù)雜 的 電 路 的某種 附 號(hào) 的表示形式。 Pspice。s world different months, the new product replacement cycle date electronic technology advances gradually shortened, LSI and puter With further development, electronic design automation technology in mind its innovative approach has changed the mind set of traditional desig