基于arm的lcd顯示系統(tǒng)的設(shè)計-文庫吧資料
2024-09-10 13:04本頁面
【正文】 行同步信號開始之 間 的 像 素 時 鐘 數(shù) */ u_char right_margin。 /* 行 同 步 信 號 的 長 度 */ u_char vsync_len。 /* 顯示器行分辨率 */ u_short yres。 /* 像 素 時 鐘 頻 率 */ u_char bpp。這是一個 18bit(R6G6B6)的控制器 ,由于本文采用的是RGB565 16 位工作模式 ,所以將其輸入引腳 R0 和 B0接地。本文時序控制 IC 選用夏普公司的 LZ9FC22。其數(shù)據(jù)線接線方式如表 1所示： 山東建筑大學(xué)信息與 電氣工程學(xué)院課程說明書 4 ? 圖 2 LCD 控制器電路 山東建筑大學(xué)信息與 電氣工程學(xué)院課程說明書 5 時序和數(shù)據(jù)匹配電路 由于 S3C2440A 的 LCD 控制器與 LCD 屏 LQ035Q7DH01 在數(shù)據(jù)格式及顯示時序上無法匹 配 ,需要選用一種時序控制 IC或者用 CPLD(也就是通常所說的 LCD伴侶芯片 )來對不同數(shù)據(jù)格式的數(shù)據(jù)接口進(jìn)行映射。 ? 數(shù)據(jù)線：也就是 RGB 信號線 ,S3C2440A LCD 控制器有 VD[0:23]共 24 根數(shù)據(jù)線 ,數(shù)據(jù)格式不同 ,接線方式就不同。 ? VCLK： LCD控制器和 LCD驅(qū)動器之間的像素時鐘信號 , 由 LCD控制器送出的數(shù)據(jù)在 VCLK 的上升沿處送出 ,在 VCLK 的下降沿處被 LCD 驅(qū)動器采樣。 LCD 控制器產(chǎn)生的控制信號和數(shù)據(jù)信號主要有： ? VFRAME： LCD 控制器和 LCD 驅(qū)動器之間的幀同步信號 , LCD 控制器在一個完整幀顯示完成后插入一個 VFRAME信號 ,開始新一幀的顯示。根據(jù)設(shè)計題目的要求，選擇確定 ARM 芯片型號、 LCD 型號、 LCD控制器芯片型號，完成系統(tǒng)硬件設(shè)計。該系統(tǒng)可以把采集來的數(shù)據(jù)經(jīng)過 ARM的處理后顯示在 LCD上。 山東建筑大學(xué)信息與 電氣工程學(xué)院課程說明書 1 1 設(shè)計目的 以三星公司的嵌入式微處理器 S3C2440A 和夏普公司 屏LQ035Q7DH01 為基礎(chǔ) ,設(shè)計了顯示硬件電路 ,不論是顯示硬件電路還是軟件驅(qū)動程序 ,都有很強(qiáng)的可移植性 ,可以方便地移植到不同的平臺。S3C2440A。 關(guān)鍵詞： 嵌入式 。本文介紹和設(shè)計了一款基于 ARM 嵌入式系統(tǒng)的 LCD 顯示系統(tǒng)。 總結(jié)與致謝 ........................................................................................................... 10
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1