【正文】 A 是主道， B 是支道）輪流放行， A 道放行 60 秒（兩個數(shù)碼管從 60 秒開始倒數(shù)，其中 5 秒用于警告）， B 道放行 30 秒（兩個數(shù)碼管從 30 秒開始倒數(shù)，其中 5 秒用于警告）。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。注意加密方式 1 時，/EA 將內部鎖定為 RESET；當 /EA 端保持高電平時，此間內部程序存儲器。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /PSEN：外部程序存儲器的選通信號。另外，該引腳被略微拉高。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。因此它可用作對外部輸出的脈沖或用于定時目的。在 FLASH 編程期間，此引腳用于輸入編程脈沖。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 P3 口也可作為 AT89C51 的一些沈陽大學職業(yè)技術學院畢業(yè)設計（論文） 12 特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。當 P3 口寫入“ 1”后，它們被內部上拉為高電平，并用作輸入。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P1 口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口， P1口緩沖器能接收輸出 4TTL 門電流。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL沈陽大學職業(yè)技術學院畢業(yè)設計（論文） 11 門流。 2） 管腳說明： VCC：供電電壓。 AT89C51 是一個低功耗高性能單片機， 40 個引腳， 32 個外部雙向輸入 /輸出（ I/O）端口，同時內含 2 個外中斷口， 2 個 16 位可編程定時計數(shù)器 ， 2 個全雙工串行通信口， AT89C51 可以按照常規(guī)方法進行編程，也可以在線編程。下面主要敘述單片機主控電路、直流電源的組成及其原理。 了解了組合邏輯電路，我們再來看看單片機。 沈陽大學職業(yè)技術學院畢業(yè)設計（論文） 8 7） 中規(guī)模集成組合邏輯電路及應用： 應用著重于擴 展 (分級擴展和級聯(lián)擴展 )和實現(xiàn)組合邏輯函數(shù) (重點多路選擇器和譯碼器 )。 全加器 ， 逐位進位加法器 ， 加法器。一位二進制數(shù)比較器 ， 二位二進制數(shù)比較器 。 方塊圖 ， 邏輯圖 。 數(shù)字顯示譯碼器：七段顯示 ， 十進制數(shù)字顯示 。 優(yōu)先編碼，方塊圖、邏輯圖 。 輸入變量 輸出 R A G Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 5） 組合邏輯電路中的競爭和險象 ： 競爭：因門電路的 傳輸時延 而造成 多路信號 由于經過不同路徑產生的時差現(xiàn)象；險象：由競爭產生的錯誤輸出；檢查 (產生條件：輸入存在互補變化；消除：添加冗余項 ). 競爭 邏輯險象 6） 常見的五種組合邏輯電路： 著重于其功能和輸出與輸入的對應邏輯關系 。 按照原理 圖進行電路的連接。 按照組合邏輯電路的設計步驟進行設計，得到實現(xiàn) 監(jiān)視交通信號燈狀態(tài)的邏輯電路。正常工作情況下，任何時刻必有一盞燈點亮，而且只允許有一盞燈點亮。 舉例：設計一個異或電路 . （ 1） 該電路有兩個輸入 A、 B 和一個輸出 F,根據(jù)異或的邏輯關系列出真值表 （ 2） 由真值表寫出邏輯表達式 (化簡或轉換 ) F= ABBAABBABABA ?????? （ 3） 畫出邏輯圖 在這里 設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路。 舉例：分析 該 圖邏輯電路 （ 1） 迭代法求輸出邏輯表達式 ,如圖： E=AB， D=AC， G=BC， F=E+D+G=AB+AC+BC （ 2） 求標準表達式 或簡化的表達式 (轉換或化簡 ) （ 3） 列出相應的真值表 沈陽大學職業(yè)技術學院畢業(yè)設計（論文） 5 由真值表可以看出 ,該邏輯電路是一個三人多數(shù)表決電路。組合邏輯電路的輸入信號和輸出信號常常不止一個，組合邏輯電路框圖如圖 224 所示，其輸出信號的一般表達式可以寫為 沈陽大學職業(yè)技術學院畢業(yè)設計（論文） 4 Li=?(A1， A2， …An) (i=1， 2， …,m) 2） 組合邏輯電路的特點 : 輸出輸入之間沒有反饋延遲通道 ， 電路中不含記憶單元 ， 輸出僅取決于該時刻的輸入而與電路原狀態(tài)無關。本論文正是 以此為出發(fā)點，對單片機控制的交通信號燈模型作了較詳盡的介紹。中國要發(fā)展，交通事業(yè)決不能停步不前。但是，私家車、公交車的大增無疑會對我國交通系統(tǒng)帶來沉重的壓力。 隨著我國經濟的高速發(fā)展，人們對私家車、公交車的需求越來越大。在 20 世紀 60 年代早期，計算機被引進到交通信號控制系統(tǒng)中。同時為了保證相鄰的交叉口能夠在一個交通信號系統(tǒng)中以預計的信號周 期、綠信比和相位差下工作，一種 “ 七條線纜 ” 連接的方式發(fā)展起來，以使相鄰的電機驅動的信號燈能夠在一種系統(tǒng)控制的方式下工作，即使現(xiàn)在我們步入了新