【正文】 DV0， DV1， DV2： 這 3 位是用來開關晶體振蕩器和復位分頻器。通過把寄存器 B 中的 SET 位設置為 1 可以禁止更新并將 UIP 位清 0。 當 UIP 位為 l時，更新即將開始； 當它為 0 時，表示在至少 244μ s 內芯片不會更新，此時，時鐘、日歷和鬧鐘信息可以通過讀寫相應的字節(jié)獲得和設置。 寄存器 A字節(jié)的內容如下： MSB LSB UIP DV2 DV1 DV0 RS3 RS2 RS1 RS0 時鐘、日歷信息可以通過讀取合適的內存字節(jié)獲得；時鐘、日歷和鬧鐘可以通過寫合適的內存字節(jié)進行設置或初始化。比如，日信息寄存器的地址為 0x0107，控制寄存器 B 的地址為 0x010B 等。 圖 日歷時鐘芯片 DS12C887 內存空間映射示意圖 地址 0x000x09 共 10 個寄存器分別存放的是秒、秒鬧鐘、分鐘、分鬧鐘、小時、時鬧鐘、星期、日、月和年信息，地址 0x32 為世紀信息寄存器（解決了“兩千年問題”）地 址0x0A~0x0D 四個寄存器分別為寄存器 A、 B、 C、 D，它們用于控制和存放某些狀態(tài)信息；其余的 113 字節(jié)地址空間是留給用戶使用的普通內存空間。 時鐘部分軟件設計 DS12C887 的內存空間 DS12C887 的內存空間共 128 個字節(jié)，其中 11 個字節(jié)專門用于存儲時間、星期、日歷和鬧鐘信息； 4個字節(jié)專門用于控制和存放狀態(tài)信息；其余 113個字節(jié)為用戶可以使用的普通 RAM 空間。 DS12C887 的方波輸出 SQW 和中斷申請 /IRQ 在本設計中不使用。 圖 實時日歷時鐘顯示系統(tǒng)片選及日歷時鐘芯片部分電路原理圖 圖 中，日歷時鐘芯片 DS12C887，在本設計中，將其 MOT 引腳接地，選擇 Intel 總線時序模式。 單片機的 ALE 引腳將和日歷時鐘芯片的鎖存輸入引腳直接相連，作為地址鎖存，可實現數據和地址線的時分復用。 P2端口的 ，需要反相是因為該片選信號為低電平有效。 P0端口用作地址 /數據復用總線 AD［ 0~7］，和日歷時鐘芯片相連。 圖 1602LCD電路圖 電路原理圖及說明 控制電路 圖 所示為本設計的單片機部分的電路原理圖。 （ 4）液晶 5端為讀 /寫選擇端只向其寫入命令和顯示數據。首次使用時，在液晶的上電狀態(tài)下，調節(jié)至液晶上面一行顯示出黑色小格為止。 1602字符型 LCD與單片機的連接接口說明如下： （ 1）液晶 2端為電源； 1 16端為背光電源。 第 15腳： BLA背光電源正極 (+5V)輸入引腳。 第 6腳： EN端為使能端，當 E端由高電平跳變成低電平時，液晶模塊執(zhí)行命令。 第 5 腳： RW 為讀寫信號線，高電平時進行讀操作，低電平時進行寫操作。 第 3腳： VO為液晶顯示器對比度調整端，接正電源時對比度最弱，接地電源時對比度最高，對比度過高時會產生“鬼 影”，使用時可以通過一個 10K的電位器調整對比度。 表 DS12C887 的存儲功能 地址 功能 取值范圍 (十進制 ) 取值范圍 二進制 BCD 碼 0 秒 0~59 00~3B 00~59 1 秒鬧鈴 0~59 00~3B 00~59 2 分 0~59 00~3B 00~59 3 分鬧鈴 0~59 00~3B 00~59 4 12 小時模式 1~12 01~0C AM 81~8C PM 01~12 AM 81~92 PM 24 小時模式 0~23 00~17 00~23 5 時鬧鈴， 12 小時制 1~12 01~0C AM 81~8C PM 01~12 AM 81~92 PM 時鬧鈴， 24 小時制 0~23 00~17 00~23 6 星期（星期日 =1） 1~7 01~07 01~07 7 日 1~31 01~1F 01~31 8 月 1~12 01~0C 01~12 9 年 0~99 00~63 00~99 10 控制寄存器 A 11 控制寄存器 B 12 控制寄存器 C 13 控制寄存器 D 50 世紀 0~99 NA 19,20 1602 液晶顯示屏 下面是 1602字符型 LCD引腳接口介紹： 圖 1602字符型 LCD顯示器正反面 1602字符型 LCD引腳說明： 第 1腳： VSS為電源地，接 GND。 晶振控制位 DS12887出廠時，其內部晶振被關掉，以防止 鋰 電池在芯片裝入系統(tǒng)前被消耗 ， 寄存器A的 BIT4BIT6的其它組合都是使 用 晶振關閉 。更新結束中斷用于向程序指示一個更新周期完成。 中斷 RTC實時時鐘加 RAM向處理器提供三個獨立的，自動的中斷源。時間 和 日歷字節(jié)是雙緩沖的，總是可訪問的。 時間 和 日歷單元 時間和日歷信息通過讀相應的內存字節(jié)來獲取，時間 和 日歷通過寫相應的內存字節(jié)設置或初始化，其字節(jié)內容可以是二進制或 BCD形式。 IRQ線是漏極開路輸入，要求外接上接電阻。 IRQ（中斷申請輸入）：低電平有效，可作 微處理的中斷輸入。在此模式下， R/W引腳與通用 RAM的寫允許信號（ WE）的含義相同。 R/W（讀 /寫輸入）： R/W引腳也有兩種操作模式。 DS（數據選通或讀輸入）： DS/RD引腳有兩種操作模式，取決于 MOT引腳的電平，當使用 Motorola時序時， DS是一正脈沖，出現在總線周期的后段，稱為數據選通；在讀周期，DS指示 DS12887驅動雙向總線的時刻；在寫周期， DS的后沿使 DS12887鎖存寫數據。 AD0AD7（雙向地址 /數據復用線）：總線接口，可與 Motorola微機系列和 Intel微機系列接口。 MOT（模式選擇）： MOT引腳接到 Vcc時，選擇 MOTOROLA時序，當接到 GND時，選擇 Intel時序。 DS12887引腳分配如圖 ，各管腳說明如下： VCC：直流電源 +5V電壓。 圖 日歷時鐘芯片 DS12C887 內部結構框圖 由圖 可知， DS12C887 內部可看成由電源、日歷時鐘信息、寄存器和存儲器，以及總線接口四部分構成，四部分配合工作，共同實現芯片的功能。 P3口也可作為 AT89C51的一些特殊功能口 使用如： RXD（串行輸入口） ； TXD（串行輸出口） ； /INT0（外部中斷 0） ； /INT1（外部中斷 1） ； T0（記時器 0外部輸入） ； T1（記時器 1外部輸入） ； /WR（外部數據存儲器寫選通） ； /RD（外部數據存儲器讀選通） ； 日歷時鐘芯片 DS12C887 日歷時鐘芯片選用 DS12C887，其引腳分布如圖 所示。當 P3口寫入 “1” 后，它們被內部上拉為高電平，并用 作輸入。 P3口第二功能是可作為系統(tǒng)具有控制功能的控制線， 另外 P3口可驅動 4個 LSTTL門電路。 P3口（ ～ ， 10～ 17腳）雙功能口： P3口做通用 I/O接口使用 ， 輸出功能控制線為高電平，與非門的輸出取決于鎖存器的狀態(tài)，此時鎖存器 Q端的狀態(tài)與其引腳狀態(tài)是一致的。在外接程序存儲器中，由于訪問外部存儲器操作連續(xù)不斷， P2口不斷送出地址高 8位。當系統(tǒng)中接有外部存儲器時， P2口用于輸出高 8位地址 A8～ A15，這時在 CPU控制下，轉換開關 MUX倒向右邊，接通內部地址總線。 P1口（ ～ ， 1～ 8腳）準雙向口： P1口做通用 I/O接口使用， P1口的每一位口線能獨立地作用于輸入線， P1口可驅動 4個 TTL門。若從 P0口輸出地址數據信息，此時控制端為高電平，若從 P0口輸入數據指令信息時，引腳信號應從輸入三態(tài)緩沖器進入地址總線，它可驅動 8個 TTL門。 （ 5） I/O接口 P0口（ ～ ， 39～ 32腳）三態(tài)雙向口： P0口結構包括一個輸出鎖存 器、兩個三態(tài)緩沖器、一個輸出驅動電路和一個輸出控制端。 PSEN （ 29腳）片外程序存儲器讀選通： PSEN 低電平有效， PSEN 作 為程序存儲器的 讀信號，輸出負脈沖，將相應的存儲單元的指令讀出并送到 P0口， PSEN 可驅動 8個 TTL門。 ALE（ 30腳）地址鎖存信號：當訪問外部存儲器時， P0口輸出的低 8位地址由 ALE輸出的控制信號鎖存到片外地址鎖存器， P0口輸出地址低 8位后，又能與片外存儲器之間傳送信息。 XTAL2（ 18腳） —— 芯片內部振蕩電路（單級反相放大器）輸出端。 AT89C51 單片機內部結構框圖如圖 所示?？臻e方式停止 CPU 的工作，但允許 RAM，定時 /計數器，串行通信口及中斷系統(tǒng)繼續(xù)工作 。 邏輯框圖及引腳 圖分別 如圖 （ a）（ b） 所示 （ a) (b) 圖 AT89C51 單片機 邏輯框圖及引腳 圖 功能特性概述： AT89C51 提供以下標準功能： 8k 字節(jié) Flash 閃速存儲器， 256字節(jié)內部 RAM， 32 個 I/O口線， 3 個 16 位定時 /計數器，一個 6 向量兩級中斷結構，一個全雙工串行通信口，片內振蕩器及時鐘電路。 （ 12） 可編程全雙工串行通道。 （ 10） 兩個 16位定時器 /計數器。 （ 8） 128﹡ 8位內部 RAM。 （ 6） 全靜態(tài)工作：可從 0HZ到 16MHZ。 （ 4） 存儲數據保存時間為 10 年。 （ 2） 片內有 4KB可在線重復編程的快閃擦寫存儲器（ Flash Memory）。 AT89C51 是低電壓，高性能 CMOS8位單片機，片內含 8k bytes的可反復擦寫的只讀程序存儲器（ PEROM）和 256 bytes的隨機存取數據存儲器（ RAM），器件采用高密度、非易失性存儲技術生產，與標準 MCS51 指令系 統(tǒng)及 8051 產品引腳兼容，片內置通用 8 位中央處理器（ CPU）和 Flash 存儲單元，功能強大的 AT89C51 單片機適合于許多較為復雜控制應用場合。 圖 系統(tǒng)硬件結構框圖 主要器件 本系統(tǒng)的主要器件是單片機，日歷時鐘芯片以及 LED 顯示驅動芯片。 圖 五位 LED 數碼管的動態(tài)顯示 二 硬件電路設計 本設計的硬件電路設計主要是圍繞日歷時鐘芯片 DS12C887 的使用進行的。這就需要單片機不斷地對顯示進行控制， CPU需要不斷地進行顯示刷新，動態(tài)顯示電路參見 圖 ， 圖 展了五位的 LED數碼管顯示，用一個 74LS154作為五個 LED的段選輸入，采用動態(tài)顯示的方式連接。而各位的公共陽極或公共陰極則分別由相應的 I/O口線控制，實現各位的分時選通，即同一時刻只有被選通位是能顯示相應的字符，而其他所有位都是熄滅的。 LED顯示電路 (1)