交通燈控制電路設(shè)計(jì)自動(dòng)化數(shù)字電子技術(shù)課程設(shè)計(jì)(參考版)
2024-11-09 13:27本頁面
【正文】 。確認(rèn)結(jié)果后，下載至FPGA實(shí)驗(yàn)板中，進(jìn)行相應(yīng)的硬件調(diào)試，調(diào)試結(jié)果與仿真結(jié)果相一致。S判斷電路處于22 s狀態(tài)還是16 s狀態(tài)，Y1，Y2區(qū)分東西、南北六個(gè)階段狀態(tài)，1 Hz脈沖實(shí)現(xiàn)綠燈閃爍。編寫組合邏輯真值表，將狀態(tài)信號(hào)S，兩個(gè)數(shù)字比較器的輸出Y1，Y2和1 Hz脈沖作為輸入，各個(gè)燈的狀態(tài)作為輸出。為正確顯示時(shí)間，用AHDL文件自編譯碼真值表如下：1．3．4 數(shù)字比較一組合邏輯控制該模塊將狀態(tài)定時(shí)模塊輸出的時(shí)間與時(shí)間節(jié)點(diǎn)進(jìn)行比較，從而確定電路處于22 s或者16 s的具體的某個(gè)狀態(tài)。1．3．3 時(shí)間顯示時(shí)間顯示要用到7段顯示譯碼電路，由于是兩位BCD碼，故用二選一數(shù)據(jù)選擇器。按這個(gè)結(jié)構(gòu)，可分別置數(shù)16和22，使其實(shí)現(xiàn)自翻轉(zhuǎn)。置數(shù)和翻轉(zhuǎn)之間有先后關(guān)系，即須先置數(shù)后翻轉(zhuǎn)。其要解決的核心問題包括置數(shù)，翻轉(zhuǎn)和借位。系統(tǒng)記數(shù)脈沖為1 Hz時(shí)，如表2所示，當(dāng)I狀態(tài)(東西控制狀態(tài))的定時(shí)時(shí)間為22 s，計(jì)數(shù)器應(yīng)該先預(yù)置22的BCD碼；同理，J狀態(tài)(南北控制狀態(tài))之前應(yīng)該預(yù)置16的BCD碼。(6)當(dāng)計(jì)數(shù)器輸出QDQCQBQA為十進(jìn)制加計(jì)數(shù)的最大狀態(tài)碼“1001”或?yàn)闇p計(jì)數(shù)的最小狀態(tài)碼全“0”時(shí)，極值狀態(tài)碼指示MAX／MIN輸出為高電平。QD為最高位MSB，QA為最低位LSB。當(dāng)LDN為低電平時(shí)，計(jì)數(shù)器狀態(tài)QD，QC，QB，QA分別等于D，C，B，A。(2)DNUP為計(jì)數(shù)方式控制，接高電平為減計(jì)數(shù)，接低電平為加計(jì)數(shù)。74190功能說明：(1)GN為計(jì)數(shù)器使能控制端，低電平有效。可根據(jù)計(jì)數(shù)器的時(shí)鐘觸發(fā)方式，在低位計(jì)數(shù)器狀態(tài)碼從全“0”變?yōu)樽畲蟠a值的瞬間，為高位計(jì)數(shù)器提供有效的計(jì)數(shù)脈沖邊沿。級(jí)聯(lián)原則是：低位計(jì)數(shù)器從全0狀態(tài)變?yōu)樽畲蟠a值狀態(tài)時(shí)可使高位計(jì)數(shù)器減1。1．3．1 脈沖發(fā)生脈沖發(fā)生器為整個(gè)系統(tǒng)提供驅(qū)動(dòng)，將輸入端分配給FPGA實(shí)驗(yàn)板的PIN55引腳，則會(huì)由實(shí)驗(yàn)板上產(chǎn)生頻率為10 MHz的輸入脈沖，用7片7490，每一級(jí)都構(gòu)成10分頻電路，使頻率從10 MHz降低為1Hz。時(shí)間顯示由AHDL文件編寫真值表實(shí)現(xiàn)，輸入正確的邏輯，七段譯碼電路即能得到正確的時(shí)間顯示。紅、黃、綠燈的閃爍由7485數(shù)字比較器和組合邏輯控制，其中7485數(shù)字比較器用于比較計(jì)數(shù)器當(dāng)前持續(xù)狀態(tài)和所需要的狀態(tài)全部時(shí)間，并做出相應(yīng)的變化。系統(tǒng)脈沖由FPGA開發(fā)板晶振經(jīng)過分頻電路實(shí)現(xiàn)。由于各狀態(tài)持續(xù)時(shí)間不同，所以電路的核心控制部分是狀態(tài)機(jī)和定時(shí)器，狀態(tài)機(jī)在定時(shí)器觸發(fā)下周期性循環(huán)，狀態(tài)碼控制6個(gè)燈以一定的規(guī)律變化。1．2 總體工作情況交通燈控制要求如表1所示。在QuartusⅡ軟件環(huán)境中設(shè)計(jì)、仿真，并在FPGA實(shí)驗(yàn)板上實(shí)現(xiàn)所設(shè)計(jì)電路的功能。第五篇：基于FPGA的交通燈控制電路設(shè)計(jì)基于FPGA的交通燈控制電路設(shè)計(jì)關(guān)鍵字： 交通信號(hào)機(jī) FPGA 脈沖發(fā)生器目前交通燈廣泛應(yīng)用于道路交通建設(shè)中。電子門鈴設(shè)計(jì)要求：設(shè)計(jì)一個(gè)電子門鈴，響聲為“嘀嘀”聲，或者叮咚聲等；響聲持續(xù)20S故障指示電路設(shè)計(jì)要求：一臺(tái)設(shè)備出故障，黃燈亮；兩臺(tái)設(shè)備出故障，紅燈亮；三臺(tái)設(shè)備出故障，黃燈和紅燈都亮。六十進(jìn)制計(jì)數(shù)器?；@球24S倒計(jì)時(shí)設(shè)計(jì)要求：具有顯示24S計(jì)時(shí)功能；設(shè)置外部操作開關(guān)，控制計(jì)時(shí)器的直接清零、啟動(dòng)和暫停連續(xù)功能計(jì)時(shí)器為24S遞減計(jì)時(shí)器，其計(jì)時(shí)時(shí)間間隔為1S，計(jì)時(shí)器減計(jì)時(shí)到零時(shí)，發(fā)出報(bào)警信號(hào)。多路數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)設(shè)計(jì)要求：設(shè)計(jì)一個(gè)可供六組參賽的數(shù)字式競(jìng)賽搶答器，每組設(shè)計(jì)一個(gè)搶答按鈕，要求具有第一搶答信號(hào)的鑒別和鎖存功能，具有計(jì)分及計(jì)時(shí)功能，設(shè)置犯規(guī)報(bào)警。第四篇：數(shù)字電子技術(shù)課程設(shè)計(jì)（模版）數(shù)字電子技術(shù)課程設(shè)計(jì)一、設(shè)計(jì)題目多功能數(shù)字鐘的設(shè)計(jì)設(shè)計(jì)要求：設(shè)計(jì)一個(gè)多功能數(shù)字鐘，要求能準(zhǔn)確計(jì)時(shí)，并以數(shù)字形式顯示時(shí)、分、秒的時(shí)間，能校正時(shí)間。加一個(gè)開關(guān)也是我調(diào)試了好久才發(fā)現(xiàn)的解決辦法。同時(shí)由于我采用的multisim14版本有些原因不明的bug，也為我的調(diào)試帶來了許多問題。在設(shè)計(jì)時(shí)我用到74LS192芯片，但由于網(wǎng)上資料不夠詳細(xì)，我對(duì)于BO端口的功能不是很清楚，導(dǎo)致起初我一直以為只要減法計(jì)數(shù)器減到0時(shí)BO就一直為低電平輸出，使我無法設(shè)計(jì)置位端LOAD。一開始時(shí)我完全沒有思路，后來通過在網(wǎng)上查閱了一些文獻(xiàn)，理清了設(shè)計(jì)過程，明白了無論多復(fù)雜的功能結(jié)構(gòu)，都要先分析要設(shè)計(jì)哪些模塊，再將各個(gè)模塊分別設(shè)計(jì)，最后匯總。綜上所述：該交通燈符合設(shè)計(jì)要求。設(shè)計(jì)如下圖5圖5減法計(jì)數(shù)器和7段數(shù)碼管顯示器構(gòu)成的倒計(jì)時(shí)模塊三、電路的測(cè)試與仿真狀態(tài)a：符合設(shè)計(jì)要求1：一般情況下，保持主干道暢通，主干道路綠燈亮、支干道紅燈亮，并且主干燈亮的時(shí)間不少
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1