vhdl課程設(shè)計(jì)報(bào)告-硬件描述語(yǔ)言課程設(shè)計(jì)(參考版)
2025-07-23 09:14本頁(yè)面
【正文】 片上系統(tǒng)潮流下 EDA 市場(chǎng)發(fā)展趨勢(shì) [N].電子資訊時(shí)報(bào) ,20xx0606(A02). [7] 奚素霞 . 基于 EDA 技 術(shù) 的 數(shù) 字 電 路 設(shè) 計(jì) [J]. 重 慶 科 技 學(xué) 院 學(xué) 報(bào) ( 自然科學(xué) ),20xx,11(4):124151. [11]朱曉紅 .基于 EDA 技術(shù)的數(shù)字鐘設(shè)計(jì)與實(shí)現(xiàn) [J]. 電子設(shè)計(jì)工程 ,20xx,19(4):170172. [12]張晶 ,裴東興 ,張少杰 .基于 CPLD 的低功耗爆炸場(chǎng)溫度測(cè)試系統(tǒng) [J].電子設(shè)計(jì)工程 ,20xx,20(2):9193. [16] 李 曉 敏 , 田 熙 燕 . 基于 VHDL 語(yǔ) 言 的 數(shù) 字 時(shí) 鐘 設(shè) 計(jì) [J]. 電 子 設(shè) 計(jì) 工程 ,20xx,19(13):3033. [17]吳瓊 ,張明 ,田明才 .基于有限狀態(tài)機(jī)的 Morse 碼識(shí)別算法的 VHDL 實(shí)現(xiàn) [J].沈陽(yáng)大學(xué)學(xué)報(bào) ,20xx,23(3):13. [18]胡圣領(lǐng) .基于 FPGA 的無(wú)線信道模擬器設(shè)計(jì) [J]. 現(xiàn)代電子技術(shù) , 20xx,35(5):108110. [20]劉凱 ,王紅航 .電子搶答器的 EDA 設(shè)計(jì)與實(shí)現(xiàn) [J]. 電子元器件應(yīng)用 ,20xx,12(8):5457. [23]李斌 ,余小游 . OFDM 基帶系統(tǒng)的 FPGA 設(shè)計(jì)及其同步技術(shù)研究 [J]. 計(jì)算機(jī)工程與應(yīng)用 ,20xx,48(7):9294. [24] 胡敦利 ,肖力 ,尤文艷 . 基于 FPGA 的測(cè)試控制板卡的設(shè)計(jì)與實(shí)現(xiàn) [J]. 電子技術(shù)應(yīng)用 ,20xx,38(1):7072. 。 在這次課程設(shè)計(jì)的前期，先系統(tǒng)地學(xué)習(xí)了 EDA 工程概論， VHDL 描述語(yǔ)言和設(shè)計(jì)應(yīng)用方面的基礎(chǔ)知識(shí)，使得后期能夠較熟練地使用 MAX_PLUSⅡ軟件進(jìn)行設(shè)計(jì)開(kāi)發(fā)，用原理圖輸入及 VHDL 語(yǔ)言等設(shè)計(jì)輸入并編譯仿真，同時(shí)對(duì)以往學(xué)過(guò)的理論知識(shí)有了更加透徹的理解。 經(jīng)過(guò)一個(gè)星期的課程設(shè)計(jì)，我成功地設(shè)計(jì)出了數(shù)字式四路競(jìng)賽搶答器。所以認(rèn)真仔細(xì)就是非常重要的了。所以在今后的學(xué)習(xí)中，我會(huì)更加努力，不僅要學(xué)
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1