【正文】 數(shù)據(jù)處理模塊 本系統(tǒng)采用在 TMS320LF2407A 的 R。數(shù)據(jù)采集系統(tǒng)對于采集到的數(shù)據(jù)先進行緩沖 (存儲 )，然后進行分析計算。 TMS320LF2407A 的模數(shù)轉(zhuǎn)換模塊 (ADC)具有以下特性： 1．帶內(nèi)置采樣 /保持 (S/H)的 10 位模數(shù)轉(zhuǎn)換模塊 ADC； 2．多達 16 個模擬輸入通道 (ADCIN0~ADCINl5)； 3．兩個獨立的最多可以選擇 8 個模擬通道的排序器 (SEQ1 和 SEQ2)可以獨立工作在雙 排序器模式，或者級連之后工作在一個最多可選擇 16 個模擬轉(zhuǎn)換通道的排序器模式； 4． 可單獨訪問的 16 個結(jié)果寄存器 (RESULT0~RESULT5)用來存儲轉(zhuǎn)換結(jié)果； 5． EVA 和 EVB 可以各自獨立的觸發(fā) SEQ1 和 SEQ2(用于雙排序模式 )； 6．采樣 /保持獲取事件窗口有單獨的預定標控制 。然后判斷是否有鍵按下，根據(jù)判斷結(jié)果，執(zhí)行相應按鍵服務程序。主控模塊首先對系統(tǒng)進行初始化操作，這包括 CPU 初始化、 I/O 初始化、存儲器初始化， A/D 初始化， LCD 初始化、時鐘初始化、異步通訊初始化等。上電后經(jīng)過一段時間延時，待電源穩(wěn)定后對系統(tǒng)初始化 。 本系統(tǒng)的主要功能模塊有數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊、時鐘模塊、按鍵顯示模塊、數(shù)據(jù)通信模塊等。對于鍵盤顯示等通用性較強程序，采用 C 語言編寫，另外，由 于 CCS 編譯環(huán)境下 C語言有較強的匯編程序調(diào)用能力，主程序也是 C 語言編寫，在主程序里面以子程序形式調(diào)用各功能模塊。 第四章 系統(tǒng)硬件電路設計 31 圖 412 串行通信 接口電路 第五章 系統(tǒng)軟件設計 32 第五章 系統(tǒng)軟件設計 為了提高 TMS320LF2407A 程序編寫效率，在編寫整個系統(tǒng)軟件采用了三種不同方法分模塊編寫，有些程序模塊直接用 C 語言編寫，有些程序直接用匯編語言編寫，而有些程序則用 C 語言和匯編語言混合編寫。 本系統(tǒng)采用 MAX3232 完成這一功能， MAX3232 具有一個專有的低壓降發(fā)送器輸出級，在其以雙電荷泵 ~ 供電時，可獲得真正的 RS232 性能．該器件只需 4 個 小型外接電容，可在維持 RS232 輸出電平的情況下確保運行于 120kb/s 數(shù)據(jù)率，因此十分適合高速串行數(shù)據(jù)通信的場合。 TMS320LF2407A 器件包括串行通信接口 SCI 模塊。在并行模式下可由功能設定指令的 “ DL” 位來選擇8 位或 4 接口方式， TMS320LF2407A 配合 “ RS” 、 “ RW” 、 “ E” 、 DB0~DB7來完成指令 /數(shù)據(jù)的傳送，其具體電路如圖 411 所示 。 OCM4X8C 具有串 /并多種接口方式，基于速度考慮，本系統(tǒng)采用并行接口方式。為便于和多種微處理器、單片機接口，模塊提供了 4 位并行、 8 位并行、 2線串行、 3 線串行多種接口方式。具有 16Kb 的 16 8 點陣的ASCII 字符庫；為便于構(gòu)造用戶圖形，提供了一個 64 256 點陣的 GDRAM 繪圖區(qū)域，為了便于構(gòu)造用戶所需字型，提供了 4 組 16 16 點陣的造字空間。 OCM4X8C 的液晶顯示屏為 128 64點陣，可顯示 4 行、每行 8 個漢字。系統(tǒng)采用的液晶屏 OCM4XSC 是具有串 /并接口，其內(nèi)部含有中文字庫的圖形點陣液晶顯示模塊。 鍵盤、液晶顯示電路 本系統(tǒng)采用 4 個按鍵和液晶屏 作為 人機接口。 第四章 系統(tǒng)硬件電路設計 29 圖 410 時 鐘 電路 其中 PCF8583 的 SCL、 SDL 分別接 TMS320LF2407A 的 IOPE3 與 IOPE5引腳， SCL 為 I2C 總線的時鐘線， SDL 為 I2C 總線的數(shù)據(jù)線，如圖 410 所示。 設計中的另一個要點是電池充放電問題，由于 DSP 用 供電，電池為，所以需要解決在掉電情況下電池 只對 PCF8583 供電，而在不掉電情況下PCF8583 由 供電，且電池處于浮充狀態(tài)的問題。 PCF8583 的主要技術性能如下： 1．寬的工作電壓范圍 ~6V； 2． RAM 數(shù)據(jù)保持電源范圍 1V~6V； 3．最大工作電流 50uA(fscl=0Hz)； 4． 4 年日歷時鐘， 24h或 12h格式。 PCF8583 為帶 I2C 總線接口的日歷時鐘芯片，其中還有 256 字節(jié)的靜態(tài)RAM， PCF8583 也作為一個 6 位 BCD 碼事件計數(shù)器，故在系統(tǒng)中 應用較為廣泛。 時鐘電路 為了保證系統(tǒng)的實時性，采集的數(shù)據(jù)與時間是一一對應的，所以時鐘芯片的選擇必不可少。輸出電壓跟隨器主要是對互感器輸出電流信號進行加強。所用互感器為 DVDI001 型臥式穿芯小型精密交流電壓電流通用互感器． DVDI001 作電壓互感器使用時是一種電流型電壓互感器，輸入電壓第四章 系統(tǒng)硬件電路設計 28 ≤1000Vac，輸出電壓 ≤。 C2C1F1C T 1L S D _B 13 .3 VR1R2R3R4 5 V+ 5V+ 5V 5 V+ 5V~ 2 2 0 VA D C I N A12+34+∞∞L M 3 5812+34+∞∞L M 3 58 圖 49 A 相電壓檢測電路 A 相電壓檢測電路如圖 49 所示。在本系統(tǒng)中， TMS320LF2407A 的 ADC 模塊的最高參考電壓為，最低參考電壓為 0V，因此必須把輸入信號控制在 0V~ 之間。 信號調(diào)理電路 當采用 TMS320LF2407A 的片上 ADC 轉(zhuǎn)換模塊進行 A/D 采樣轉(zhuǎn)換的時候，由于以下兩方面的原因，必須對輸入信號首先進行預處理后才能接入TMS320LF2407A 進行處理： 1． TMS320LF2407A 的 ADC 模塊是單極性輸入，這就是說只能對大于 0V的信號進行采樣，如果需要對交流信號進行采樣，就必須將輸入信號抬升到 0V以上。TMS320LF2407A 芯片自帶了一個 16 通道 l0 位精度的模數(shù)轉(zhuǎn)換 (ADC)模塊，可第四章 系統(tǒng)硬件電路設計 27 以實現(xiàn) 500ns 的快速轉(zhuǎn)換時間 (包括采樣，保持和轉(zhuǎn)換時間 )，即轉(zhuǎn)換頻率最大可達到為 2MHz，可以對這 16 個通道進行自動和獨立的轉(zhuǎn)換排序，模數(shù)轉(zhuǎn)換順序可以作為多個事件的觸發(fā)源 (軟件立即執(zhí)行，事件管理器中的事件觸發(fā)等 )?？紤]本設計要求最少要六個通道，因此選擇 A/D 的通道數(shù)應該大于 6 個?？紤]本研究的需要，因此選擇 A/D 采樣的精度應以 l0 位 ~16 位為合適。由于本設計采集的是市電，其頻率范圍在 50Hz 左右，根據(jù) Nyquist 定理，采樣頻率至少要為信號頻率的 2 倍，才可以恢復出原波形，所以 A/D 轉(zhuǎn)換頻率必須大于 100Hz。 圖 48 JTAG 接口電路 需要指出的是， TMS320LF2407A 采用的是 工作電壓，因此對仿真接口中的 EMU0 信號和 EMU1 信號采用了上拉電阻以增強驅(qū)動。 接線方法參考 JTAG 信號定義，對應起來連接即可。 圖 47 電源電路 第四章 系統(tǒng)硬件電路設計 26 TMS320LF2407A 配有 IEEE 標準的 JTAG 仿真接口。數(shù)字地和模擬地分開，最終通過電感連在一起，具體內(nèi)容在后面的抗干擾設計中更深入的介紹。 主要是給系統(tǒng)的外設提供電壓。 因為 TMS320LF2407A 片上有 32K Flash。 主要是給 TMS320LF2407A 的片內(nèi)外設供電。 TMS320LF2407A 為低功耗系列，所以內(nèi)核電壓和外圍電路的供電是分開的。 電源電路的選擇是系統(tǒng)設計的一個重要的部分，電源好壞對系統(tǒng)影響很大。在圖 45 中，濾波器電路的元件為 R3C29， C30，濾波器電路回路連接到 DSP 芯片的 PLLF 和 PLLF2 引腳。同時也避免了高頻時鐘干擾扳上其他電路。 TMS320LF2407A 具有內(nèi)部鎖相環(huán)電路，可以從一個較低的外部時鐘通過鎖相環(huán)倍頻電路實現(xiàn)內(nèi)部倍頻。 第四章 系統(tǒng)硬件電路設計 24 圖 44 時 鐘 電路 當然也可以采用無源晶體來連接。有源晶振驅(qū)動能力比較強，頻率范圍也很寬，在 1Hz~400MHz之間。 由圖 44 可以看到，本設計采用了一個有源晶體震蕩器，而且這里的晶體震蕩器采用的是低電壓的型號 ( 供電 )，可以直接連接到 DSP 的 XTAL2 腳上(DSP 外圍電壓是 )。 3．時鐘的沿特性：上升沿和下降沿的時間。系統(tǒng)時鐘的選擇主要關心： 1．頻率：系統(tǒng)需要多大的頻率，即系統(tǒng)工作于什么頻率下。但是為了調(diào)試方便經(jīng)常采用如圖 43 所示的手動復位電路，當調(diào)試的時候可以很方便地進行手動復位。 D 0~ D 1 5A 0~ A 1 5DSRDWEPSU 15T M S 32 0L F 2 40 7AA 0~ A 1 5D 0~ D 1 5CEOEWEB H EB L EU1I S 61 L V 64 16A 0~ A 1 5D 0~ D 1 5CEOEWEB H EB L EU3I S 61 L V 64 16 圖 42 外擴 RAM 接口電路 圖 43 是系統(tǒng)的復位電路。該芯片是一種64K16 的高速 CMOS 靜態(tài) RAM，芯片供電電壓為 ，滿足系統(tǒng)要求。 4． WE 信 號：寫使能選通信號，該信號下降沿表示該控制器驅(qū)動外部數(shù)據(jù)線 D15~D0，它對所有外部程序、數(shù)據(jù)、 I/O 空間寫有效。在外擴程序存儲器，可以利用 PS信號來產(chǎn)生片選信號 。 2． PS 信號：此信號為片外程序空間選通信號，它總保持為高電平。對于 TMS320LF2407A 在設計中要使用的幾個重要的控制信號包括： 1． DS 信號：此信號為片 外 數(shù)據(jù)空間選通信號，它總保持為高電平，在 DSP要訪問外部數(shù)據(jù)空間時，該信號變?yōu)榈碗娖健Ｃ總€存儲器獨立第四章 系統(tǒng)硬件電路設計 22 編址，通過不同的指令訪問不同的地址空間。這種將程序和數(shù)據(jù)存儲在同一個存儲空間中的思 想簡化了系統(tǒng)的結(jié)構(gòu)，但是，由于取指令和取操作數(shù)據(jù)要訪問同一存儲空間，使用同一總線，指令和數(shù)據(jù)分時讀寫，因此在高速運算時，不但不能同時取指令和取操作數(shù)，而且還會造成傳輸通道上的瓶頸現(xiàn)象。本設計中， DSP最小系統(tǒng)以 TMS320LF2407A 為中心，在其外圍擴展程序和數(shù)據(jù)存儲器，以及時鐘電路，仿真接口電路，電源電路等 。系統(tǒng)硬件總體框圖如 41 所示 。在本系統(tǒng)設計中，基于采樣定理、 DSP 的計算速度、諧波分析以及本設計所用的 FFT 要求 (采樣點數(shù)是 2 的 冪 次方 )等因素，選用每周期每路采樣128 點，共采集 4 個周期后對采集的波形進行 512 點的 FFT。 電網(wǎng)中的有功功率一般指的是平均功率，可定義為： ? ? ? ?dttituTP T?? 01錯誤 !未找到引用源。由于非正弦周期函數(shù)的有效值等于信號中的各次諧波的有效值的平方和的平方根，所以電壓、電流總的有效值分別為： ???? 0 2k kUU ???? 0 2k kII 第三章 電力參數(shù)測量及其計算原理 20 錯誤 !未找到引用源。但小波變換方法在電能質(zhì)量研究領域的應用還處于起步階段，現(xiàn)有的小波變換均無法實現(xiàn)諧波的精確測量，必須建立分頻嚴格、能量集中的小波函數(shù)來改善檢測的精度，而且數(shù)據(jù)經(jīng)小波變換之后得到是小波系數(shù)，而不是頻譜值，考慮到本系統(tǒng)的電力參數(shù)的計算是基于諧波分析 基礎上的以及 TMS320LF2407A 在實現(xiàn)傅里葉變換時的方便性，本系統(tǒng)仍然采用快速傅里葉變換進行數(shù)據(jù)的實時處理。短窗傅里葉變換的時域窗口沒有自適應性，而且難以實現(xiàn)高效的算法。在本設計中，采用先進的芯片第三章 電力參數(shù)測量及其計算原理 19 TMS320LF2407A 具有 DSP 核心，運行 FFT 的速度很快，完全滿足系統(tǒng)要求，所以本設計選擇的是快速傅立葉 算法 (FFT)。該算法不需要增加硬件濾波裝置，就具有很強的濾波能力，這樣就減少了前向通道的誤差，降低了系統(tǒng)成本，適合于進行電力線路的繼電保護、諧波分析。 在本系統(tǒng)中，用交流采樣技術進行數(shù)據(jù)采集時，需要兼顧精度和成本兩個方面的 問題。另外， DSP 控制器能在一個指令周期內(nèi)完成乘和累加的工作。 DSP 控制器就是針對這些需求而設計的，具有這樣的指令和運算能力。一般的系統(tǒng)都是令輸入為碼位倒敘，而輸出為自然順序。 碼位倒序的排列規(guī)律是由 FFT 的算法決定的。但實際上是有規(guī)律可尋的，我們稱為倒位序。但這時輸入 ??nx 卻不能按自然的順序存入存儲單元，而是按 ??0x ， ??1x ， ??2x ， ?， ??6x 的順序存儲單元，因而是亂序的。令 r=2l， r=2l1， l=0， l， ?， N/4l 則 ? ? ? ?? ? ? ?? ?? ????????????????1401404/2/2/1401