【正文】 ? 用戶程序對可屏蔽中斷的控制 ， 一般是通過設置相應的中斷控制寄存器來實現(xiàn)的 。 當某個中斷允許標志位為? 0? 時 ， 表示 MCU不響應該中斷的中斷申請 。 只有全局中斷允許標志位為 ? 1? ， 才允許單片機響應中斷 。 當該標志位為 ? 0? ， 表示禁止MCU響應所有的可屏蔽中斷的響應 。為了合理控制中斷響應 ， 在單片機內部還有相關的用于中斷控制的中斷允許標志位 。 當單片機檢測到某一中斷源產(chǎn)生符合條件的中斷信號時 ， 其硬件會自動將該中斷源對應的中斷標志位置 ? 1? ， 這就意味著有中斷信號產(chǎn)生了 ， 向 MCU申請中斷 。 在單片機中 ， 大多數(shù)的中斷都是可屏蔽的中斷 。 反之 ， 用戶程序也可以預先執(zhí)行一條中斷禁止 （ 屏蔽 ） 指令 ， 使 MCU不響應中斷請求 。 可屏蔽中斷是指用戶程序可以通過中斷屏蔽控制標志對中斷源產(chǎn)生的中斷請求信號進行控制 ， 既允許或禁止 MCU對該中斷的響應 。 在單片機中 ， 外部 RESET引腳產(chǎn)生的復位信號 ， 就是一個非屏蔽的中斷 。 2023/2/6 機電系統(tǒng)控制電路設計 134 ? Atmega128的中斷處理 ? 中斷控制（屏蔽）的理解 從對中斷源的控制角度講 ， 中斷源還可分成 2類： ? 非屏蔽中斷 。 在單片機的 I/O寄存器中 ， 通常存在一些特殊的標志位用于控制開放或關閉（ 屏蔽 ） MCU對中斷響應處理 ， 這些標志稱為中斷屏蔽標志位或中斷允許控制位 。如果在系統(tǒng)設計中，必須使用中斷嵌套處理，則需要由用戶編寫相應的程序，通過軟件設置來實現(xiàn)中斷嵌套的功能。 2023/2/6 機電系統(tǒng)控制電路設計 132 ? Atmega128的中斷處理 ? 中斷嵌套的理解 ? 一些單片機（如 8051結構）的硬件能夠自動實現(xiàn)中斷嵌套的處理，既單片機內部的硬件電路能夠識別中斷的優(yōu)先級，并根據(jù)優(yōu)先級的高低，自動完成對高優(yōu)先級中斷的優(yōu)先響應，實現(xiàn)中斷的嵌套處理。 ? 按照通常的規(guī)則，當 MCU正在響應一個中斷 B的過程中，又產(chǎn)生一個其它的中斷 A申請時，如果這個新產(chǎn)生中斷 A的優(yōu)先級比正在響應的中斷 B優(yōu)先級高的話，就應該暫停當前的中斷 B的處理，轉入響應高優(yōu)先級的中斷 A，待高優(yōu)先級中斷 A處理完成后，再返回原來的中斷 B的處理過程。如已經(jīng)響應了某個中斷，正在執(zhí)行為其服務的中斷程序時，此時又產(chǎn)生一個其它的中斷申請，這種情況也稱作中斷嵌套。待優(yōu)先級最高的中斷服務程序執(zhí)行完成返回后，再順序響應優(yōu)先級較低的中斷。 ? 實際上， MCU在兩種情況下需要對中斷的優(yōu)先級進行判斷： ? 第一種情況為同時有兩（多）個中斷源申請中斷。一般的確定規(guī)則方式為兩種： ? 某中斷對應的中斷向量地址越小，其中斷優(yōu)先級越高（硬件確定方式）。中斷優(yōu)先級也反映了各個中斷源的重要程度，同時也是分析中斷嵌套的基礎。為了避免 MCU同時響應多個中斷請求帶來的混亂，在單片機中為每一個中斷源賦予一個特定的中斷優(yōu)先級。 ? 通常，單片機可以接收若干個中斷源發(fā)出的中斷請求。這樣， CPU響應中斷后，首先自動轉向執(zhí)行中斷向量中的轉移指令，再跳轉執(zhí)行中斷服務程序。由于一個中斷向量通常僅占幾個字節(jié)或一條指令的長度，所以在中斷向量區(qū)一般不放置中斷服務程序的。 ? 一個單片機有若干個中斷源，每個中斷源都有著自己的中斷向量。這個固定的地址稱作中斷入口地址，也叫做中斷向量。一旦檢測到規(guī)定的信號出現(xiàn)，將會把相應的中斷標志位置? 1?（在 I/O空間的控制或狀態(tài)寄存器中），通知 CPU進行處理。 2023/2/6 機電系統(tǒng)控制電路設計 127 ? Atmega128的中斷處理 ? 中斷信號的理解 ? 中斷信號是指內部或外部中斷源產(chǎn)生的中斷申請信號，這個中斷信號往往是電信號的某種變化形式，通常有以下幾種類型： ? 脈沖的上 升 沿或下降沿（上升沿觸發(fā)型或下降沿觸發(fā)型） ? 高電平或低電平（電平觸發(fā)型） ? 電平的變化（狀態(tài)變化觸發(fā)型） ? 對于單片機來講，不同的中斷源，產(chǎn)生什么類型的中斷信號能夠觸發(fā)申請中斷，取決于芯片內部的硬件結構，而且通常也可以通過用戶的軟件來設定。這些中斷源位于單片機外部，稱為外部中斷源。內部中斷是 CPU管理片內資源的一種高效的途徑。這一類的中斷源位于單片機內部，稱作內部中斷源。中斷源一般可分為內部中斷源和外部中斷源。 如何很好的理解中斷概念？ 2023/2/6 機電系統(tǒng)控制電路設計 126 ? Atmega128的中斷處理 ? 中斷源的理解 ? 中斷源是指能夠向單片機發(fā)出中斷請求信號的部件和設備。中斷源可能隨時停止單片機當前正在處理的工作，轉而去處理中斷事件，待中斷時間處理完畢之后，再返回原來工作的斷點處，繼續(xù)原來的工作。不推薦直接將未用引腳與 VCC 或 GND 連接，因為這樣可能會在引腳偶然作為輸出時出現(xiàn) 沖擊電流 。但要注意的是復位時上拉電阻將被禁用。 ? 如果有引腳未被使用，建議給這些引腳賦予一個確定電平。 ? Atmega128的 I/O端口 2023/2/6 機電系統(tǒng)控制電路設計 109 端口 A 數(shù)據(jù)寄存器－ PORTA ? Atmega128的 I/O端口 端口 A 數(shù)據(jù)方向寄存器－ DDRA 端口 A 輸入引腳地址－ PINA 2023/2/6 機電系統(tǒng)控制電路設計 110 端口 G 數(shù)據(jù)寄存器－ PORTG ? Atmega128的 I/O端口 端口 G 數(shù)據(jù)方向寄存器－ DDRG 端口 G 輸入引腳地址－ PING 2023/2/6 機電系統(tǒng)控制電路設計 111 ? Atmega128的 I/O端口 特殊功能 IO 寄存器－ SFIOR ? Bit 2 – PUD: 禁止上拉電阻 置位時，即使將寄存器 DDxn 和 PORTxn 配置為使能上拉電阻 ({DDxn, PORTxn} =0b01)， I/O 端口的上拉電阻也被禁止。 ? 每個端口都有三個 I/O 存儲器地址： 數(shù)據(jù)寄存器 – PORTx 數(shù)據(jù)方向寄存器 – DDRx 端口輸入引腳 – PINx 數(shù)據(jù)寄存器和數(shù)據(jù)方向寄存器為讀 / 寫寄存器，而端口輸入引腳為只讀寄存器。輸出緩沖器具有對稱的驅動能力，可以輸出或吸收大電流，直接驅動 LED。 ? Bit 0 – C: 進位標志 表明算術或邏輯操作發(fā)生了進位。 2023/2/6 機電系統(tǒng)控制電路設計 106 ? Atmega128的重要寄存器介紹 狀態(tài)寄存器－ SREG ? Bit 2 – N: 負數(shù)標志 表明算術或邏輯操作結果為負。 ? Bit 4 – S: 符號位 , S = N ⊕ V S 為負數(shù)標志 N 與 2 的補碼溢出標志 V 的異或。 2023/2/6 機電系統(tǒng)控制電路設計 105 ? Atmega128的重要寄存器介紹 狀態(tài)寄存器－ SREG ? Bit 5 – H: 半進位標志 半進位標志 H 表示算術操作發(fā)生了半進位。 ? Bit 6 – T: 位拷貝存儲 位拷貝指令 BLD 和 BST 利用 T 作為目的或源地址。任意一個中斷發(fā)生后 I 清零，而執(zhí)行 RETI指令后置位以使能中斷。單獨的中斷使能由其他獨立的 控制寄存器 控制。這些工作需要軟件來處理。這樣，在多數(shù)情況下就不需要專門的比較指令了，從而使系統(tǒng)運行更快速，代碼效率更高。這些信息可以用來改變程序流程以實現(xiàn)條件操作。只能通過寫? 0” 來清除。上電復位將使其清零，也可以通過寫? 0” 來清除。上電復位將使其清零，也可以通過寫? 0” 來清除。上電復位將使其清零，也可以通過寫? 0” 來清除。0? 或上電復位的方法可以將其清零。0? 且執(zhí)行了的 AVR_RESET 指令引發(fā)的， JTRF 置位。若 JTAG 接口未與其他JTAG 電路連接， JTD 位應置為‘ 1? ，以避免 JTAG 接口 TDO 引腳的靜態(tài)電流。如前面所述，置位 IVCE 將禁止中斷。 ? Bit 0 – IVCE: 中斷向量修改使能 改變 IVSEL 時 IVCE 必須置位。 ? Atmega128的重要寄存器介紹 MCU 控制寄存器－ MCUCR 2023/2/6 機電系統(tǒng)控制電路設計 100 ? Atmega128的重要寄存器介紹 MCU 控制寄存器－ MCUCR ? Bit 1 – IVSEL: 中斷向量選擇 當 IVSEL 為 0“ 時，中斷向量位于 Flash 存儲器的起始地址；當 IVSEL 為 1“ 時，中斷向量轉移到 Boot 區(qū)的起始地址。 ? 進入睡眠模式的條件是置位寄存器 MCUCR 的 SE，然后執(zhí)行 SLEEP 指令。 ? 睡眠模式可以使應用程序關閉 MCU 中沒有使用的模塊，從而降低功耗。一旦喚醒立即清除 SE。 2023/2/6 機電系統(tǒng)控制電路設計 97 Atmega128硬件體系結構 ? Atmega128的重要寄存器介紹 MCU 控制寄存器－ MCUCR ? Bit 5 – SE: 睡眠使能 為了使 MCU 在執(zhí)行 SLEEP 指令后進入睡眠模式， SE 必須置位。 SRE 清零將使外部 SRAM 無效，相關端口可以當作普通I/O 口使用。 } ? EEPROM數(shù)據(jù)存儲器 從 EEPROM中讀數(shù)據(jù)程序 2023/2/6 機電系統(tǒng)控制電路設計 95 ? EEPROM數(shù)據(jù)存儲器 2023/2/6 機電系統(tǒng)控制電路設計 96 Atmega128硬件體系結構 ? Atmega128的重要寄存器介紹 MCU 控制寄存器－ MCUCR ? Bit 7 – SRE: 外部 SRAM/XMEM 使能 SRE 為 1 時外部存儲器接口使能。// set read enable bit EEAR = 0。 } ? EEPROM數(shù)據(jù)存儲器 向 EEPROM中寫數(shù)據(jù)程序 2023/2/6 機電系統(tǒng)控制電路設計 94 unsigned char EEPROMread(int location) { EEAR = location。// set write bit SREG = savedSREG。 // disable interrupts EECR |= BIT(EEMWE)。 // set data savedSREG = SREG。 EEAR = location。如果一個寫操作正在進行，就無法讀取 EEPROM，也無法改變寄存器 EEAR。讀取 EEPROM 時 CPU 要停止 4 個時鐘周期。 ? Bit 0 – EERE: EEPROM 讀使能 當 EEPROM 地址設置好之后，需置位 EERE 以便將數(shù)據(jù)讀入EEAR。 2023/2/6 機電系統(tǒng)控制電路設計 92 ? EEPROM數(shù)據(jù)存儲器 EEPROM 控制寄存器－ EECR ? Bit 1 – EEWE: EEPROM 寫使能 當 EEPROM 數(shù)據(jù)和地址設置好之后，需置位 EEWE 以便將數(shù)據(jù)寫入 EEPROM。當 EEMWE為 1 時，在 4個時鐘周期內置位 EEWE 將把數(shù)據(jù)寫入 EEPROM 的指定地址；若 EEMWE 為 0 ，則 EEWE 不起作用。當 EEWE 清零時 EEPROM 就緒中斷即可發(fā)生。 ? Bit 3 – EERIE: EEPROM 就緒中斷使能 若 SREG 的 I 為 1 ，則置位 EERIE 使能 EEPROM 就緒中斷。 2023/2/6 機電系統(tǒng)控制電路設計 90 ? EEPROM數(shù)據(jù)存儲器 EEPROM 數(shù)據(jù)寄存器－ EEDR ? Bits 7..0 – : EEPROM 數(shù)據(jù) 對于 EEPROM 寫操作， EEDR 是需要寫到 EEAR 單元的數(shù)據(jù)；對于 EEPROM讀操作， EEDR 是從地址 EEAR 讀取的數(shù)據(jù)。 EEAR 的初始值沒有定義。 ? Bits 11..0 – EEAR11..0: EEPROM 地址 EEARH 和 EEARL 指定了 4K 字節(jié)的 EEPROM 空間。 ? EEPROM數(shù)據(jù)存儲器 Atmega128的存儲器組織 2023/2/6 機電系統(tǒng)控制電路設計 88 ? EEPROM數(shù)據(jù)存儲器 Atmega128的存儲器組織 EEPROM 地址寄存器－ EEARH和 EEARL 機電系統(tǒng)控制電路設計 89 ? EEPROM數(shù)據(jù)存儲器 ? Bits 15..12 – Res: 保留 保留位，讀操作返回值為零。 ｝ f。 int c。//數(shù)組 Char eeprom *ptr_to_eeprom＝ ” this is placed in EEPROM” 。 也可以在定義時對變量初始化，如 : eeprom int a=1。 當執(zhí)行 EEPROM 讀操作時， CPU 會停止工作 4 個周期，然后再執(zhí)行后續(xù)指令；當執(zhí)行 EEPROM 寫操作時， CPU 會停止工作 2 個周期，然后再執(zhí)行后續(xù)指令。 EEPROM 的訪問由 地址寄存器 ， 數(shù)據(jù)寄存器 和 控制寄存器 決定。它是作為一個獨立的數(shù)據(jù)空間而存在的，可以按字節(jié)讀寫。 在上例中，用戶使用了 flash關鍵字，因此字符串只存儲于