電磁兼容設(shè)計(jì)知識講座內(nèi)容(參考版)
2025-01-17 02:59本頁面
【正文】 3:56:50 下午 3:56 下午 15:56:50三月 21MOMODA POWERPOINTLorem ipsum dolor sit amet, consectetur adipiscing elit. Fusce id urna blandit, eleifend nulla ac, fringilla purus. Nulla iaculis tempor felis ut cursus. 感謝您的下載觀看專家告訴。 三月 213:56 下午 三月 2115:56March 11, 2023z 1業(yè)余生活要有意義，不要越軌。 三月 21三月 2115:56:5015:56:50March 11, 2023z 1意志堅(jiān)強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 15:56:5015:56:5015:56Thursday, March 11, 2023z 1知人者智，自知者明。 15:56:5015:56:5015:563/11/2023 3:56:50 PMz 1越是沒有本領(lǐng)的就越加自命不凡。 3:56:50 下午 3:56 下午 15:56:50三月 21z 楊柳散和風(fēng)，青山澹吾慮。 三月 213:56 下午 三月 2115:56March 11, 2023z 1少年十五二十時(shí)，步行奪得胡馬騎。 11 三月 20233:56:50 下午 15:56:50三月 21z 1楚塞三湘接，荊門九派通。 15:56:5015:56:5015:56Thursday, March 11, 2023z 1不知香積寺，數(shù)里入云峰。 15:56:5015:56:5015:563/11/2023 3:56:50 PMz 1成功就是日復(fù)一日那一點(diǎn)點(diǎn)小小努力的積累。 3:56:50 下午 3:56 下午 15:56:50三月 21z 沒有失敗，只有暫時(shí)停止成功！。 三月 213:56 下午 三月 2115:56March 11, 2023z 1行動出成果，工作出財(cái)富。 11 三月 20233:56:50 下午 15:56:50三月 21z 1比不了得就不比，得不到的就不要。 15:56:5015:56:5015:56Thursday, March 11, 2023z 1乍見翻疑夢，相悲各問年。 15:56:5015:56:5015:563/11/2023 3:56:50 PMz 1以我獨(dú)沈久，愧君相見頻。 ENDz 靜夜四無鄰，荒居舊業(yè)貧。 器件z用于控制及顯示的器件，特別是小信號敏感器件，應(yīng)與金屬機(jī)殼有足夠的絕緣，并在連接線上增加相應(yīng)的濾波去耦電路。 功率變壓器z在條件許可的情況下，功率變壓器的外部應(yīng)包上一層短路的銅屏蔽層，以降低高頻變壓器的電磁輻射。 高頻整流器件z高頻整流器件盡可能的選取具有軟恢復(fù)功能的整流器，在電損耗增加可以接受的范圍內(nèi)，以減小由于整流器件的反向恢復(fù)電流及反向恢復(fù)電流組成的閉合路徑形成的電磁干擾。 散熱器z所有的功率器件，當(dāng)與散熱器絕緣連接時(shí)，其管芯均與散熱器間存在分布電容。開關(guān)電路總的布線要求 z高頻整流器件及開關(guān)器件應(yīng)加上適當(dāng)?shù)奈兆枘犭娐罚撐针娐房梢噪娮?、電容、有源器件及高頻磁吸收器件的組合，以降低高頻振蕩及輻射，吸收電路布線時(shí)應(yīng)盡量減少其包圍面積， 開關(guān)電路布線要求 一z電路中的電容至開關(guān)管、變壓器的布線面積應(yīng)盡量??； z電感吸收電路的布線面積應(yīng)盡量小 開關(guān)電路布線要求 二z全橋變換電路的布線面積應(yīng)盡量小 z功率管的阻容吸收電路的布線面積應(yīng)盡量小 開關(guān)電路布線要求 三z二次側(cè)整流濾波電路的布線面積應(yīng)盡量小 z整流二極管和續(xù)流二極管的阻容吸收電路的布線面積應(yīng)盡量小 無源器件的接地z連接到控制 IC和所有相關(guān)的無源器件的接地點(diǎn)極為敏感，只有在布放好其他交流回路后再放置它，連接點(diǎn)應(yīng)位于控制 IC感應(yīng)小電壓的所有元件的公共端。設(shè)計(jì)輸出負(fù)載電流回路和輸出濾波器主要回路布置原則z每個(gè)回路的三種主要的元件 (濾波電容、電源開關(guān)或整流器、電感或變壓器 )應(yīng)彼此相鄰地進(jìn)行放置，調(diào)整元件位置使它們之間的電流路徑盡可能短。連接輸入信號源電流電路z設(shè)計(jì)電源開關(guān)交流回路z主要的分類方法是按功率電平來進(jìn)行，以每 30dB功率電平分成若干組，見下表：開關(guān)電源的 EMI設(shè)計(jì)開關(guān)電源的設(shè)計(jì)流程 z建立開關(guān)電源布局的最好方法與其電氣設(shè)計(jì)相似，最佳設(shè)計(jì)流程如下： z這樣干擾源對平衡線路人口所施加的是共模干擾，利用平衡線路固有的共模抑制能力，克服干擾源對敏感線路的干擾。如有可能，在 CMOS電路的人口端對地并聯(lián)一個(gè)電容或一個(gè)阻值較低的電阻，這可以降低線路的輸入阻抗，從而降低因靜電容而引入的干擾。x 降低敏感線路的輸入阻抗。x 如有可能，使得干擾源的線路與受感應(yīng)的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合電場耦合的抑制方法x 增大線路間的距離是減小電容耦合的最好辦法。最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線（或載流回路）扭絞在一起，以便使信號與接地線（或載流回路）之間的距離最近。z對 電容耦合 來說，電路間的耦合情況同樣也與干擾信號的頻率、線間距離、屏蔽情況、線路上的電壓高低等因素有關(guān)。z注意長線傳輸過程中的波形畸變。z層間跳線應(yīng)當(dāng)最小z時(shí)鐘布線經(jīng)連接器輸出時(shí)，連接器上的插針要在時(shí)鐘線插針周圍布滿接地插針邏輯電路的使用z凡是能不用高速邏輯電路的地方就不要用高速邏輯電路。z選擇恰當(dāng)?shù)钠骷窃O(shè)計(jì)成功的重要因素，特別在選擇邏輯器件時(shí)，盡量選上升時(shí)間比五納秒長的器件，決不要選比電路要求時(shí)序快的邏輯器件。這樣的安排是為了產(chǎn)生通量對消作用。（ 印制線條上接入較多 容性負(fù)載 的影響：接在印制線條上的容性負(fù)載對線條的波阻抗有較大的影響。（ 傳輸延遲和阻抗匹配 ：由印制線條的相移常數(shù)計(jì)算時(shí)鐘脈沖受到的延遲，當(dāng)延遲達(dá)到一定數(shù)值時(shí)，就要進(jìn)行阻抗匹配以免發(fā)生終端反射使時(shí)鐘信號抖動或發(fā)生過沖。許多設(shè)計(jì)手冊都可以查到
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1