數(shù)字電子技術4(參考版)
2025-01-02 18:13本頁面
【正文】 EXIT 集成觸發(fā)器謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH。 邊沿觸發(fā)器只能 在 CP 上升 沿 (或下降沿 )時刻接收輸入信號，其狀態(tài) 只能在 CP 上升 沿 (或下降沿 )時刻發(fā)生翻轉。它雖然克服了空翻，但對輸入信號仍有限制。電平觸發(fā)式觸發(fā)器的缺點是存在空翻現(xiàn)象，通常只能用于數(shù)據(jù)鎖存?！ ∈褂脮r須注意弄清它的有效電平，并滿足約束條件。來一個 CP翻轉一次Qn+1 = QnEXIT 集成觸發(fā)器電平觸發(fā)器 邊沿觸發(fā)器 主從觸發(fā)器 ★ 根據(jù)觸發(fā)方式不同分為 例如1JJC1CP1KK1JJC1CP1KK1JJC1CP1KKEXIT 集成觸發(fā)器★ 根據(jù)是否受時鐘控制分為 異步觸發(fā)器 鐘控觸發(fā)器 基本 RS 觸發(fā)器是構成各種觸發(fā)器的 基礎。其描述方法主要有特性表、特性方程、驅動表、狀態(tài)轉換圖和波形圖 (又稱時序圖 )等。一個觸發(fā)器可存儲 1 位二進制碼，存儲 n 位二進制碼則需用 n 個觸發(fā)器。本章小結觸發(fā)器有兩個基本特性： ① 有兩個穩(wěn)定狀態(tài)；② 在外信號作用下，兩個穩(wěn)定狀態(tài)可相互轉換，沒有外信號作用時，保持原狀態(tài)不變。RD和 SD為非有效電平EXIT 集成觸發(fā)器作業(yè)1 自我檢測題(二 )(七 )2思考題和習題 (雙 ) (雙 ) EXIT 集成觸發(fā)器觸發(fā)器和門電路是構成數(shù)字系統(tǒng)的基本邏輯單元。 Qn+Qn CP解：fQ1 = fCP/2 = 2 MHz， fQ2 = fCP/4 = 1 MHzQ1 0Q2 0對 CP 二分頻對 CP 四分頻兩個 D 觸發(fā)器均構成 CP 觸發(fā)的計數(shù)觸發(fā)器 EXIT 集成觸發(fā)器1010RDSDQ1JSDC1CP1KRSRD CP解：[例 ] 試對應輸入波形畫出下圖電路的輸出波形。例如：同步觸發(fā)器通常只用于數(shù)據(jù)鎖存，構成計數(shù)器、移位寄存器時一般要用邊沿觸發(fā)器。 例如， TTL 觸發(fā)器的輸入端懸空相當于輸入高電平，而 CMOS 觸發(fā)器的輸入端不允許懸空。(2)比較上述特性方程，得出給定觸發(fā)器中輸入 信號的接法。來一個 CP翻轉一次Qn+1 = QnEXIT 集成觸發(fā)器(二 )不同邏輯功能間的相互轉換1. JK D2. JK T、 T′因此，令 J = K = D已有Qn+1 = JQn+ KQn欲得 Qn+1 = D CPDC11J1KC11J1K CP1C11J1KTCP轉換方法(1) 寫出待求觸發(fā)器和給定觸發(fā)器的特性方程。 觸發(fā)器的應用 理解觸發(fā)器及其簡單應用電路的分析方法。EXIT 集成觸發(fā)器主要要求：掌握 常用觸發(fā)器的工作特點、符號、邏輯功能和特性方程，會畫工作波形。觸發(fā)器初態(tài)為 1Q1Q1CPJC11J(a)(b)SC1R1KCPQ2Q2K 1K1JTVCC110010011 010CP 之前 J、 K最后取值為 1CP 之前 J、 K最后取值為 0觸發(fā)器初態(tài)為 Q1Q2 T = 0 時， Qn+1 = Qn ； T = 1 時， Qn+1 = Qn 。DCPQ1Q2D 觸發(fā)器特性方程為 Qn+1 = D功能是翻轉因此1 0觸發(fā)器初態(tài)為 該電路的功能是： 在時鐘觸發(fā)沿到達時狀態(tài)發(fā)生翻轉，這種功能稱為計數(shù)功能， 相應觸發(fā)器稱為計數(shù)觸發(fā)器。觸發(fā)器工作時，應保證異步端接非有效電平。 邊沿觸發(fā)器的邏輯功能和特性方程只在時鐘的上升沿 (或下降沿 )成立。1電路組成EXIT 集成觸發(fā)器2工作原理 結論：當 D=1時，輸出狀態(tài)變化只發(fā)生在CP由 0變成 1這一時刻， Q n+1=1；D=0 時D=1時 結論：當 D=0時，輸出狀態(tài)變化只發(fā)生在CP由 0變成 1這一時刻， Q n+1=0；EXIT 集成觸發(fā)器圖 具有異步置位、復位端和多輸入 端的 維持阻塞 D觸發(fā)器 返回EXIT 集成觸發(fā)器如圖所示 D觸發(fā)器的狀態(tài)方程：C1CPD具有異步端的邊沿 D 觸發(fā)器 1DSSDRRDQn+1 = DEXIT 集成觸發(fā)器（二）利用傳輸延遲時間的邊沿觸發(fā)器圖 利用傳輸延遲時間的邊沿觸發(fā)器EXIT 集成觸發(fā)器EXIT 集成觸發(fā)器1JJ CP1KKRS C1RDSD1JJ CP1KKRS C1RDSD異步端低電平有效異步端高電平有效Qn+1 = JQn + KQnQn+1 = JQn + KQn如圖所示 JK觸發(fā)器的狀態(tài)方程：EXIT 集成觸發(fā)器C1CP1DDCP 觸發(fā)的邊沿 D 觸發(fā)器 C1CPD具有異步端的邊沿 D 觸發(fā)器 1DSSDRRD執(zhí)行 Qn+1 = D11↑11在 CP ? 時刻00↑11Qn111 保持不變Qn011禁 用不定態(tài)00異步置 1101異步置 0010說 明Qn+1DCPSDRD異步端低電平有效的上升沿觸發(fā)式
教學課件相關推薦
鄂ICP備17016276號-1