可編程邏輯器件pld講義(參考版)
2025-01-02 07:19本頁面
【正文】 1. 存儲器分為 RAM 和 ROM ；2. RAM是隨機(jī)存取存儲器，分動態(tài)和靜態(tài)；4. PROM除了存儲數(shù)據(jù)外，還可以組成邏輯函數(shù) 。αβR行 地 址 全 0列地址全011W3. PROM是編程只讀存儲器，可用來存儲程序、固定數(shù)據(jù)。這種尋址的方式所需要行線和列線的總數(shù)較少。一、 RAM的基本結(jié)構(gòu) RAM的基本結(jié)構(gòu)如下圖所示： 存儲矩陣、地址譯碼器 讀寫電路地址片選信號讀寫控制信號數(shù)據(jù)輸入和輸出信號 下圖是二元尋址的 M字 1 位 RAM結(jié)構(gòu)圖，它的存儲矩陣是α β 位。動態(tài) RAM是用柵極分布電容保存信息，它的存儲單元所需要的 MOS管較少，因此集成度高、功耗也小。 RAM可分為單極型和雙極型，這里只以單極型 RAM為例進(jìn)行分析。 000 101 111 110001011010100 該電路是能夠自啟動的同步六進(jìn)制計(jì)數(shù)器。 D Q0 Q0D Q1 Q1D Q2 Q2QCCCP解：（ 1） 根據(jù) PLA與或陣列的輸入 / 輸出關(guān)系，可直接得到各觸發(fā)器的激勵方程及輸出方程：D0 = Q0 + Q1Q0 D1 = Q1Q0 + Q1Q0D2 = Q0 Q2+ Q2Q0QCC = Q0 Q1Q2+ Q0 Q1 Q2D0（ 2）先設(shè)定電路的狀態(tài)，根據(jù)觸發(fā)器的激勵方程和輸出方程，可列出下表所示的電路狀態(tài)轉(zhuǎn)換表。4個輸出與陣列或陣列四個自然二進(jìn)制碼輸入 七個乘積項(xiàng)例 4： PLA和 D觸發(fā)器組成的同步時(shí)序電路如圖所示，要求： （ 1）寫出電路的驅(qū)動方程、輸出方程。從而降低了芯片面積，提高了芯片利用率，所以用它來實(shí)現(xiàn)多輸入、多輸出的復(fù)雜邏輯函數(shù)較 PROM有優(yōu)越之處。N B3 B2 B1 B0 G3 G2 G1 G001234567891011121314150 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0
語文相關(guān)推薦
鄂ICP備17016276號-1