可編程邏輯器件pld講義(存儲(chǔ)版)
【正文】 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0 根據(jù)表列出邏輯函數(shù)并簡(jiǎn)化，得最簡(jiǎn)輸出表達(dá)式如下： （ 2）轉(zhuǎn)換器有四個(gè)輸入信號(hào)，化簡(jiǎn)后需用到 7個(gè)不同的乘積項(xiàng)，組成 4 個(gè)輸出函數(shù)，故選用四輸入的 74PLA實(shí)現(xiàn)，下圖是四位自然二進(jìn)制碼轉(zhuǎn)換為四位格雷碼轉(zhuǎn)換器 PLA陣列圖。0...15 3個(gè)輸出產(chǎn)生 3個(gè)乘積項(xiàng)之和函數(shù)。 CS為片選控制信號(hào)，是低電平有效。對(duì)于有大量輸入信號(hào)的 PROM，比較 適合作為存儲(chǔ)器 來(lái)存放數(shù)據(jù)，它在計(jì)算機(jī)系統(tǒng)和數(shù)據(jù)自動(dòng)控制等方面起著重要的作用。三、浮柵編程技術(shù) 用浮柵編程技術(shù)生產(chǎn)的編程單元是一種能多次改寫(xiě)的 ROM。易失性單元： 這種基本單元采用的是靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）結(jié)構(gòu)，其特點(diǎn)是掉電以后信息就要丟失。 由于 與或陣列均能編程 的特點(diǎn)，在實(shí)現(xiàn)函數(shù)時(shí)， 所需的是簡(jiǎn)化后的乘積項(xiàng)之和 ，這樣陣列規(guī)模比 PROM小得多。一、 PLD的基本結(jié)構(gòu)與門(mén)陣列 乘積項(xiàng)PLD主體輸入電路輸入信號(hào) 互補(bǔ)輸入輸出函數(shù)反饋輸入信號(hào)或門(mén)陣列 和項(xiàng)輸出電路F2=B+C+D二、 PLD的邏輯符號(hào)表示方法1. 輸入緩沖器表示方法AAA2. 與門(mén)和或門(mén)的表示方法固定連接編程連接F1=A?B?C 下圖給出最簡(jiǎn)單的 PROM電路圖，右圖是左圖的簡(jiǎn)化形式。在這種結(jié)構(gòu)中，或陣列固定若干個(gè)乘積項(xiàng)輸出。編程方式一次編程： 信息一次編程固定好，編程元件是 PROM。用 紫外線照射 芯片上的玻璃窗，則形成光電電流。 3線 8線譯碼器84存儲(chǔ)單元矩陣輸出緩沖器數(shù)據(jù)輸出端地址碼輸入端字線 由地址譯碼器選中不同的字線，被選中字線上的四位數(shù)據(jù)通過(guò)輸出緩沖器輸出。 由此可寫(xiě)出輸出邏輯函數(shù)的最小項(xiàng)表達(dá)式為： F1＝ ?m（ 4,8,9,12,13,14） F2＝ ?m（ 0,5,10,15） F3＝ ?m（ 1,2,3,6,7,11） （ 2）把 A1A0和 B1B0作為 PROM的輸入信號(hào)， F F2和 F3為或陣列的輸
語(yǔ)文相關(guān)推薦
鄂ICP備17016276號(hào)-1