可編程邏輯器件pld講義(已修改)
2025-01-08 07:19 本頁面
【正文】 第六章 可編程邏輯器件 PLD可編程邏輯器件 PLD概述可編程邏輯器件 PLD的基本單元可編程只讀存儲器 PROM和可編程邏輯陣列 PLA可編程陣列邏輯 PAL和通用陣列邏輯 GAL高密度可編程邏輯器件 HDPLD原理及應(yīng)用現(xiàn)場可編程門陣列 FPGA隨機(jī)存取存儲器 RAM小結(jié)第一節(jié) 可編程邏輯器件 PLD概述 PLD是 70年代發(fā)展起來的新型邏輯器件。一、 PLD的基本結(jié)構(gòu)與門陣列 乘積項PLD主體輸入電路輸入信號 互補(bǔ)輸入輸出函數(shù)反饋輸入信號或門陣列 和項輸出電路F2=B+C+D二、 PLD的邏輯符號表示方法1. 輸入緩沖器表示方法AAA2. 與門和或門的表示方法固定連接編程連接F1=A?B?C 下圖給出最簡單的 PROM電路圖，右圖是左圖的簡化形式。實現(xiàn)的函數(shù)為：固定連接點（與）編程連接點（或）三、 PLD的分類1．與陣列固定，或陣列可編程： 可編程只讀存儲器 PROM 可擦除編程只讀存儲器 EPROM PLD基本結(jié)構(gòu)大致相同，根據(jù)與或陣列是否可編程分為三類：2．與陣列，或陣列均可編程： 可編程邏輯陣列 PLA3．與陣列可編程，或陣列固定： 可編程陣列邏輯 PAL 通用陣列邏輯 GAL 高密度可編程邏輯器件 HDPLDA B CB CA0 0 00 0 10 1 01 1 1 連接點編程時，需畫一個叉。全譯碼1． 與陣列固定，或陣列可編程2. 與、或全編程 ： 代表器件是 PLA（ Programmable Logic Array）。在 PLD中，它的靈活性最高。下圖給出了 PLA的陣列結(jié)構(gòu)。 由于 與或陣列均能編程 的特點，在實現(xiàn)函數(shù)時， 所需的是簡化后的乘積項之和 ，這樣陣列規(guī)模比 PROM小得多。 不像 PROM那樣與陣列需要全譯碼。3. 與編程、或固定 ： 代表器件 PAL（ Programmable Array Logic） 和 GAL（ Generic Array Logic） 。在這種結(jié)構(gòu)中，或陣列固定若干個乘積項輸出。 每個交叉點都可編程。F1 F1為兩個乘積項之和。各種 PLD的結(jié)構(gòu)特點第二節(jié) 可編程邏輯器件 PLD的基本單元編程單元： PLD中用來存放數(shù)據(jù)的基本單元。 非易失性有多種編程單元，其特點是掉電后信息不會丟失，它一般用于只讀存儲器。易失性單元： 這種基本單元采用的是靜態(tài)隨機(jī)存儲器（SRAM）結(jié)構(gòu)，其特點是掉電以后信息就要丟失。以后講到的現(xiàn)場可編程門陣列（ FPGA）采用這種編程單元。非易失性單元：編程單元第二節(jié) 可編程邏輯器件 PLD的基本單元編程單元： PLD中用來存放數(shù)據(jù)
語文相關(guān)推薦
鄂ICP備17016276號-1