基于單片機(jī)的智能太陽(yáng)能路燈控制系統(tǒng)的設(shè)計(jì)方案(參考版)
2024-08-16 21:39本頁(yè)面
【正文】 。本文通過采用襯底驅(qū)動(dòng)互補(bǔ)差分對(duì)電路，有效降低了CMOS模擬集成電路對(duì)電源電壓的要求，通過改進(jìn)型前饋式AB類輸出級(jí)來提高電壓的增益，實(shí)現(xiàn)了超低壓下運(yùn)算放大器信號(hào)放大， V～ V～ V的輸出電壓范圍。雖然運(yùn)算放大器的頻率帶寬和線性度有所下降，但是卻能有效避開閾值電壓的限制， V， μW，同時(shí)實(shí)現(xiàn)了軌至軌的輸入／輸出電壓范圍。圖6為電壓抑制比仿真曲線，低頻時(shí)， dB。圖4 運(yùn)算放大器的幅頻特性曲線 在運(yùn)算放大器的兩個(gè)輸入端加相同的信號(hào)，做交流小信號(hào)分析，測(cè)出電路的共模電壓增益如圖5所示。 MHz，相位裕度52176。圖3 輸出電壓擺幅曲線 圖4為運(yùn)算放大器的幅頻特性曲線。從圖中可以看到， V～ V時(shí)，基本達(dá)到軌至軌輸出。 V～ V，達(dá)到了軌至軌輸入。 V?！ ”疚脑O(shè)計(jì)的運(yùn)算放大器MOS管尺寸如表1所示。在此電路中，采用M21和M22作為固定輸出管柵極間電壓的電路，比采用電阻更節(jié)省電路面積，同時(shí)，具有降低該柵間電壓對(duì)工藝、電源的敏感性等優(yōu)點(diǎn)。這樣，M17和M18的靜態(tài)電流很小，會(huì)降低輸出級(jí)的速度?！ 。?）前饋AB類輸出級(jí)可以獲得較高的最大電流與靜態(tài)電流比，提高電源功耗的利用率。MMMM10均采用襯底驅(qū)動(dòng)MOSFET以滿足低電源電壓需要。此外，電流源還會(huì)給運(yùn)算放大器引入較大的噪聲和失調(diào)?！ ”驹O(shè)計(jì)采用折疊共柵共源作為有源負(fù)載，并將其與前饋式AB類輸出級(jí)相結(jié)合，在提高電壓增益、增加電壓輸出動(dòng)態(tài)范圍的同時(shí)，保證了在整個(gè)共模輸入電壓范圍內(nèi)運(yùn)算放大器的總電壓增益?！ ?放大器的輸出級(jí) 在軌至軌運(yùn)算放大器的設(shè)計(jì)中，為了充分發(fā)揮軌至軌運(yùn)算放大器的特性，必須設(shè)計(jì)良好的輸出級(jí)。因此，襯底驅(qū)動(dòng)輸入級(jí)的引入，將不可避免地降低運(yùn)放的第一級(jí)增益（gmbr0）。求和電路采用襯底驅(qū)動(dòng)反折式共源共柵結(jié)構(gòu)以增加共模輸入范圍，提高電源抑制比（PSRR），同時(shí)增大電路的差動(dòng)增益，減小失調(diào)，實(shí)現(xiàn)低壓下的軌至軌特性。冗余管及求和電路均采用襯底驅(qū)動(dòng)MOSFET，以滿足低工作電壓要求?？鐚?dǎo)的變化帶來增益及單位增益帶寬的變化，也給運(yùn)算放大器的頻率補(bǔ)償帶來很大困難。其中，Vgsp、Vgnp分別為PMOS和NMOS管的柵源電壓，Vdsat為MOS管的漏源飽和電壓，Vsbp、Vbsn分別為PMOS管和NMOS管的源襯電壓和襯源電壓，Vth為MOS管的開啟電壓。對(duì)于柵驅(qū)動(dòng)晶體管來說，輸入級(jí)所需要的最小電源電壓為Vsup min=Vgsp+Vgsn+2Vdsat=2Vth+4Vdsat，而襯底驅(qū)動(dòng)差分對(duì)所需最小電源電壓為Vsup min=Vsbp+Vbsn+2Vdsat≈Vth+2Vdsat，因此襯底驅(qū)動(dòng)輸入級(jí)所需的最小電源電壓要低于傳統(tǒng)差分結(jié)構(gòu)。圖1 襯底軌至軌運(yùn)算放大器 放大器的輸入級(jí) 為使運(yùn)放的共模輸入在整個(gè)電源范圍內(nèi)變化時(shí)電路都能正常工作，采用NMOS和PMOS并聯(lián)的互補(bǔ)差分對(duì)結(jié)構(gòu)來實(shí)現(xiàn)輸入級(jí)的軌至軌?！ ”疚脑O(shè)計(jì)的電路，采用襯底驅(qū)動(dòng)技術(shù)， V，同時(shí)電路結(jié)合了恒定跨導(dǎo)控制電路和改進(jìn)型前饋式AB類輸出級(jí)，能有效提高動(dòng)態(tài)范圍和響應(yīng)速度，使電路輸入級(jí)和輸出級(jí)均達(dá)到軌至軌，非常適合低壓低功耗模擬集成電路應(yīng)用。因此，襯底驅(qū)動(dòng)輸入級(jí)的引入，將不可避免地降低運(yùn)放的第一級(jí)增益。針對(duì)這一問題，襯底驅(qū)動(dòng)軌至軌技術(shù)應(yīng)運(yùn)而生，不但有效地降低了MOSFET的閾值電壓，從而直接降低了電路的電源電壓，并且使共模輸入范圍能夠達(dá)到全擺幅。然而電源電壓的降低，使得運(yùn)算放大器的共模輸入范圍及輸出動(dòng)態(tài)范圍隨之也降低。隨著便攜式電子產(chǎn)品和超深亞微米集成電路技術(shù)的不斷發(fā)展，低電源電壓低功耗設(shè)計(jì)已成為現(xiàn)代CMOS運(yùn)算放大器的發(fā)展趨勢(shì)。由于早期應(yīng)用于模擬計(jì)算機(jī)中，用以實(shí)現(xiàn)數(shù)學(xué)運(yùn)算，故得名“運(yùn)算放大器”。 運(yùn)算放大器（簡(jiǎn)稱“運(yùn)放”）是具有很高放大倍數(shù)的電路單元。一種低壓低功耗襯底驅(qū)動(dòng)軌至軌運(yùn)算放大器設(shè)計(jì)方案： 發(fā)布時(shí)間： 2011/05/28 | 294 次閱讀 | 1次推薦 | 0條留言仿真結(jié)果表明， 當(dāng)輸入電壓從8 V變化到30 V時(shí)， %。在滯環(huán)電流控制模式下， 芯片具有結(jié)構(gòu)簡(jiǎn)單、動(dòng)態(tài)響應(yīng)快、不需要補(bǔ)償電路等優(yōu)點(diǎn)。同時(shí)也可以看到， 要實(shí)現(xiàn)較好的電流精度， 固定負(fù)載下需要相應(yīng)的電源電壓與之匹配。芯片由于采樣延遲、采樣精度、驅(qū)動(dòng)級(jí)延遲等因素， 會(huì)導(dǎo)致輸出電流產(chǎn)生誤差。 3 仿真結(jié)果 本文基于1 μm 40 V CSMC工藝模型， 使用HSPICE軟件， 對(duì)整體芯片進(jìn)行了仿真驗(yàn)證。圖7 PWM調(diào)光波形圖 由上圖還可以看出， 當(dāng)輸出一個(gè)電感電流周期時(shí)， PWM方波具有最小的占空比， 約為4%，此時(shí)最大調(diào)光比為25:1?！ D7給出了當(dāng)DIM輸入典型值20 kHz、占空比為50%的PWM方波時(shí)， 輸出電流波形。此時(shí)VT選通為VT_H， 當(dāng)DIM由低變高， 高于VT_H時(shí)使能轉(zhuǎn)換， 并實(shí)現(xiàn)一定的電壓遲滯。圖5 模擬調(diào)光過程仿真圖 圖6給出了PWM調(diào)光等效電路圖， 通過在DIM引腳加入可變占空比的PWM信號(hào)就可以改變輸出電流， 從而實(shí)現(xiàn)PWM調(diào)光。從圖中可以看到， 當(dāng)DIM引腳電壓
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1