簡(jiǎn)易電子琴的設(shè)計(jì)(參考版)
2025-07-03 07:42本頁(yè)面
【正文】 U2:FENPIN PORT MAP(CLK1=CLK32MHZ,TONE1=TONE2,SPKS=SPKOUT)。 BEGINU0:AUTO PORT MAP(CLK=CLK32MHZ,INDEX2=INDEX1,INDEX0=INDX,AUTO=HANDTOAUTO)。 SIGNAL TONE2: INTEGER RANGE 0 TO 2047。 SPKS: OUT STD_LOGIC)。 COMPONENT FENPIN PORT(CLK1: IN STD_LOGIC。 TONE0:OUT INTEGER RANGE 0 TO 2047)。 CODE: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)。 END COMPONENT。 INDEX2:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。ARCHITECTURE ART OF DIANZIQIN IS COMPONENT AUTO PORT(CLK: IN STD_LOGIC。 SPKOUT: OUT STD_LOGIC)。 INDEX1: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 HANDTOAUTO: IN STD_LOGIC。USE 。USE 。END ART。 END PROCESS。 END IF。 ELSE SPKS=39。THEN SPKS=39。 IF COUNT2=39。139。 BEGIN IF(FULLSPKS39。 PROCESS(FULLSPKS) VARIABLE COUNT2:STD_LOGIC:=39。 END IF。039。 ELSE COUNT11:=0。FULLSPKS=39。139。 BEGIN IF(PRECLK39。END PROCESS。 END IF。039。139。)THEN COUTNT:=COUNT +1。EVENT AND CLK1=39。 BEGINPROCESS(CLK1) VARIABLE COUNT:INTEGER RANGE 0 TO 8。ARCHITECTURE ART OF FENPIN IS SIGNAL PRECLK:STD_LOGIC。 SPKS: OUT STD_LOGIC)。ENTITY FENPIN IS PORT( CLK1: IN STD_LOGIC。USE 。3. 數(shù)控分頻模塊的源程序如下所示：LIBRARY IEEE。 END PROCESS。039。CODE=0000001。039。CODE=0000000。039。CODE=0001111。039。CODE=0100000。039。CODE=0100100。139。CODE=1001100。139。CODE=0000110。139。CODE=0010010。139。CODE=1001111。END TONE。 HIGH: OUT STD_LOGIC。ENTITY TONE IS PORT(INDEX: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。USE 。2. 音調(diào)發(fā)生模塊的源程序如下所示：LIBRARY IEEE。 END PROCESS。 ELSE INDEX0=INDEX2。 2 WHEN 31=INDEX0=00000010。 3 WHEN 29=INDEX0=00000100。 4 WHEN 27=INDEX0=00001000。 5 WHEN 25=INDEX0=00010000。 2 WHEN 23=INDEX0=00000010。 4 WHEN 21=INDEX0=00000100。 4 WHEN 19=INDEX0=00001000。 5 WHEN 17=INDEX0=00010000。 1 WHEN 15=INDEX0=00000001。 2 WHEN 13=INDEX0=00000010。 8 WHEN 11=INDEX0=00000100。 8 WHEN 9=INDEX0=10000000。 5 WHEN 7=INDEX0=00100000。 5 WHEN 5=INDEX0=00010000。 3 WHEN 3=INDEX0=00000100。 3 WHEN 1=INDEX0=00000100。039。END PROCESS。 END IF。)THEN IF(COUNT0 =31)THEN COUNT=0。EVENT AND CLK2=39。END PROCESS。 END IF。039。139。)THEN COUTN:=COUTN+1。EVENT AND CLD = 39。039。 THEN COUNT: = 0。 BEGIN IF AUTO = 39。ARCHITECTURE BEHAVIORAL OF AUTO IS SIGNAL COUTTO:INTEGER RANGE 0 TO 31。 INDEX0: OUTSTD_LOGIC_VECTOR( 7 DOWNTO 0 ))。 CLK2: BUFFER STD_LOGIC。ENTITY AUTO IS PORT ( CLK: INSTD_LOGIC。USE 。在此，我深深的表示感謝，沒(méi)有你們，我無(wú)法完成此課程設(shè)計(jì)。在課程設(shè)計(jì)的整個(gè)過(guò)程中，得到了肖曉麗老師的大力支持，在此感謝肖老師的精心指點(diǎn)。這個(gè)課程設(shè)計(jì)也培養(yǎng)了我們的耐心和毅力，一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確，而對(duì)錯(cuò)誤的檢查要求我要有足夠的耐心，由于這個(gè)課程設(shè)計(jì)也使我積累了一些經(jīng)驗(yàn)，相信這些經(jīng)驗(yàn)在我以后的學(xué)習(xí)工作中會(huì)有很大的作用。圖 音調(diào)發(fā)生模塊仿真圖數(shù)控分頻模塊由 VHDL 程序?qū)崿F(xiàn)后，其仿真圖如圖 所示。 4 系統(tǒng)仿真樂(lè)曲自動(dòng)演奏模塊由
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1