【正文】 ，發(fā)揮先鋒模范作用。同時(shí)開(kāi)好領(lǐng)導(dǎo)班子民主生活會(huì)，認(rèn)真征集職工意見(jiàn)，認(rèn)真開(kāi)展批評(píng)與自我批評(píng)，找差反思，并進(jìn)行認(rèn)真整改，進(jìn)一步完善領(lǐng)導(dǎo)班子的工作。在黨的十六大四中全會(huì)召開(kāi)以后，認(rèn)真學(xué)習(xí)大會(huì)的精神和文件，特別是對(duì)全會(huì)討論通過(guò)的《關(guān)于加強(qiáng)中國(guó)共產(chǎn)黨執(zhí)政能力建設(shè)的決定》，不僅在支部成員內(nèi)部認(rèn)真學(xué)習(xí)貫徹，而且還在工會(huì)全體工作人員中傳達(dá)貫徹學(xué)習(xí)。現(xiàn)將 xxxx 年的支部工作情況總結(jié)匯報(bào)如下。 顯然四舍五入法 量化誤差比 舍尾取整法量化誤差 小，故為多數(shù) ADC 所采用。 但是， 各離散電平之間的差值越小，量化誤差 就 越小。 量化誤差用 ε表示。 ADC 的量化分別采用了 舍尾取整和四舍五入 兩種方 法。這是采樣 電路 的 25 基本法則，稱為采樣定理。 由于流過(guò)各支路的電流恒定不變，故在開(kāi)關(guān)狀態(tài)變化時(shí)，不需電流建立時(shí)間， 而且在這種 DAC 轉(zhuǎn)換器中又采用了高速電子開(kāi)關(guān)， 所以轉(zhuǎn)換速度很高。從基準(zhǔn)電壓 源 UR中流出的電流每經(jīng)過(guò)一個(gè)節(jié)點(diǎn)，就產(chǎn)生 1/2的電流流入電子開(kāi)關(guān)，所以流入各電子開(kāi)關(guān)的電流比例關(guān)系和二進(jìn)制數(shù)各位的權(quán)相對(duì)應(yīng)，流入運(yùn)算放大器的電流和輸入數(shù)碼的值呈線性關(guān)系，從而實(shí)現(xiàn)了數(shù) /模的轉(zhuǎn)換。 DAC0832采用 了 CMOS工藝制成的雙列直插式單片 8 位數(shù)模轉(zhuǎn)換器，是八位的電流輸出型數(shù)模轉(zhuǎn)換器。 uLSB 所需的時(shí)間，反映了 DAC 電路轉(zhuǎn)換的速度。它與滿刻度之比稱為非線性度，常用百分比來(lái)表示。一般絕對(duì)精度應(yīng)低于 uLSB/2。 第 12 章節(jié)后檢驗(yàn)題解析 第 261 頁(yè)檢驗(yàn)題解答： DAC 的轉(zhuǎn)換特性，就是指輸出模擬量和輸入數(shù)字量之間的轉(zhuǎn)換關(guān)系：對(duì)于有權(quán)碼，先將每位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后相加，即可得到與數(shù)字量成正比的總模擬量，即輸出模擬量與輸入數(shù)字量成正比。 PAL 器件通過(guò)對(duì)與邏輯陣列編程可以獲得不同形式的組合邏輯函數(shù)。 24 典型可編程邏輯器件 ROM 中 的 地址譯碼器 是一個(gè) 與陣 列 ， 不可編 程 ； 存儲(chǔ) 編碼陣列是或 陣 列 ，可 編 程 。 GAL 器件是從PAL 發(fā) 展 過(guò)來(lái)的， 可以借助編程器 進(jìn)行現(xiàn)場(chǎng)編程 。 可編程陣列邏輯 PAL 的 存儲(chǔ)單元體 或陣列 不可編程，地址譯碼器 與陣列 是用戶可編程的。 可編程邏輯器件 PLD根據(jù)陣列和輸出結(jié)構(gòu)的不同可分為 PLA、 PAL 和 GAL 等。 RAM的字?jǐn)U展 方法是把 N個(gè)地址線并聯(lián)連接， R/W控制線并聯(lián)連接，片選信號(hào)分別接地址的高位或用譯碼器經(jīng)過(guò)譯碼輸出，分別接各位芯片的 CS 端。 動(dòng)態(tài)存儲(chǔ)器的特點(diǎn)是 存儲(chǔ)的信息不能長(zhǎng)時(shí)間保留，需要不斷地刷新。 內(nèi)存的大小反映了實(shí)際裝機(jī) 存儲(chǔ)器的 容量 ，內(nèi)存的最大容量是由系統(tǒng)地址總線決定的 。隨機(jī)存儲(chǔ)器可以 “ 隨時(shí) ” 進(jìn)行讀、寫(xiě)操作。按其存儲(chǔ)信息的功能又可分為隨機(jī)存取存儲(chǔ)器 RAM 和只讀存儲(chǔ)器 ROM 兩大類。 555 定時(shí)器中的兩個(gè)電壓比較器工作在開(kāi)環(huán)狀態(tài)下。 由 555定時(shí)器構(gòu)成的施密特觸發(fā)器可以把緩慢變化的輸入波形變換成邊沿陡峭的矩形波輸出，主要用于波形變換和整形。兩級(jí)反相器構(gòu)成了 555定時(shí)電路的輸出緩沖器，用來(lái)提高輸出電流以增強(qiáng)定時(shí)器的帶負(fù)載能力。放電開(kāi)關(guān)管 T 是一個(gè)Ｎ溝道的 CMOS管，其狀態(tài)受 Q 端的控制，當(dāng) Q 為“ 0”時(shí)柵極電壓為低電平， T 截止； Q 為 1 時(shí)柵極電壓為高電平，T 導(dǎo)通飽和。比較器 C2 的同相輸入端 U＋ 接基準(zhǔn)電壓，反相輸入端 U－ 為低觸發(fā)端 TR。電壓比較器 C1 和 C2 是兩個(gè)結(jié)構(gòu)完全相同的高精度電壓比較器。電路主要由分壓器、比較器， RS 觸發(fā)器、 MOS 開(kāi)關(guān)管和輸出緩沖器等幾個(gè)部分組成。 并行輸入指從各位觸發(fā)器的輸入端同時(shí)送數(shù)；串行輸入只對(duì)第 1 位觸發(fā)器送數(shù)，然后依次移動(dòng)傳輸這個(gè)數(shù)；并行輸出指從各位觸發(fā)器輸出端同時(shí)讀數(shù)；串行輸出指由最末位觸發(fā)器依次輸出數(shù)據(jù)。 數(shù)碼寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。 環(huán)形計(jì)數(shù)器的進(jìn)制數(shù) N 與移位寄存器內(nèi)的觸發(fā)器個(gè)數(shù) 相等 。 第 230 頁(yè)檢驗(yàn)題解答： 用 JK觸發(fā)器構(gòu) 成單向 移位寄存器 ，主要是保持 JK 兩個(gè)端子互非狀態(tài)，其余部分類同 D 觸發(fā)器 。③根據(jù)次態(tài)方程、時(shí)鐘方程或輸出方程，填寫(xiě)狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖。 60 進(jìn)制計(jì)數(shù)器 22 時(shí)序邏輯電路的一般分析步驟通常為：①確定時(shí)序邏輯電路的類型。 7 4 L S 9 0 QD QA CND QB QC CPB RO1 VCC S91 S92 ＋ 5V CPA 時(shí)序邏輯電路中某計(jì)數(shù)器 開(kāi)機(jī)時(shí)出現(xiàn) 的無(wú) 效狀態(tài)碼，不用人工或其它設(shè)備的干預(yù)，這些無(wú)效碼 能夠很快自行進(jìn)入有效循環(huán)體， 稱為計(jì)數(shù)器的“自啟動(dòng)”能力 。 第 225 頁(yè)檢驗(yàn)題解答： 若 時(shí)序邏輯 電路中各位觸發(fā)器共用一個(gè)時(shí)鐘脈沖 CP 觸發(fā)，為同步時(shí)序邏輯電路；若各位觸發(fā)器的 CP 脈沖端子不同，就 是 異步時(shí)序邏輯電路 。 D 觸發(fā)器的狀態(tài)方程為： nn DQ ??1 ，真值表和狀態(tài)圖略。 RS觸發(fā)器 具有 “置 0、置 保持”三種功能，還分別存在一種禁止態(tài)； JK觸發(fā)器 具有 “置 0、置 保持和翻轉(zhuǎn)”四種功能； D觸發(fā)器 具有 “置 0 和 置 ” 兩種 功能；T 觸發(fā)器的功能是“保持和翻轉(zhuǎn)”兩種功能； Tˊ 觸發(fā)器的只有“翻轉(zhuǎn)”一種功能。這些觸發(fā)器由于只在時(shí)鐘脈沖邊沿到來(lái)時(shí)發(fā)生翻轉(zhuǎn)，從而有效地抑制了空翻現(xiàn)象。為確保數(shù)字系統(tǒng)的可靠工作，要求觸發(fā)器在一個(gè) CP 脈沖期間至多翻轉(zhuǎn)一次，即不允許空翻現(xiàn)象的出現(xiàn)。 G amp。 amp。 “空翻” 情況A B C amp。 數(shù)據(jù)選擇器的 輸出端 Y 可以是四路輸入數(shù)據(jù)中的任意一路 ， 由選擇控制信號(hào) AA0 來(lái) 控 制 。 數(shù)據(jù)選擇器能實(shí)現(xiàn)的功能 有 根據(jù)需要將其中任意一路挑選出來(lái)的電路，也叫做多路開(kāi)關(guān)。 74LS85 也可采用并聯(lián)擴(kuò)展 兩級(jí)比較法。采用兩個(gè) 74LS85 芯片 級(jí)聯(lián)，可 構(gòu)成八位數(shù)值比較器。 其它略。 當(dāng)編碼器同時(shí)有多個(gè)輸入為有效時(shí)，常要求輸出不但有意義，而且應(yīng)按事先編排好的優(yōu)先順序輸出，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)進(jìn)行編碼，具有此功能的編碼器稱為優(yōu)先編碼器。 （ 1）寫(xiě) 出相應(yīng)真值表（略） （ 2）寫(xiě)同邏輯函數(shù)式，并化簡(jiǎn)： A B CCBACBACBAF ???? （ 3）邏輯電路略。 CABCABFG ???? 圖 926所示 電路的邏輯功能 是：同或功能 。 ????????? ）， 5 4 2 1()( mCBACBACBACBACBCBABAF 將 ACBCACABF ??? 化為最簡(jiǎn)與或式。 同一芯片上的 CMOS門(mén)，在輸入相同時(shí)，輸出端可以并聯(lián)使用（目的是增大驅(qū)動(dòng)能力），否則，輸出端不 允 許并聯(lián)使用。 普通 TTL 門(mén)電路的電源電壓應(yīng)滿足 5V177。 TTL 門(mén) 集成 與 非門(mén) 多余的輸入端可以懸空（但不能帶開(kāi)路長(zhǎng)線）、接高電平、并接到一個(gè)已被使用的輸入端上等。三態(tài)門(mén) 廣泛 應(yīng)用在計(jì)算機(jī)系統(tǒng)中， 主要 用途是構(gòu)成數(shù)據(jù)總線。 普通的 TTL 與非 門(mén)有兩個(gè)輸出狀態(tài)，即邏輯 0 或邏輯 1，這兩個(gè)狀態(tài)都是低阻輸出。 圖騰結(jié)構(gòu)的 TTL與非門(mén)的輸出是推挽輸出，輸出電阻都很小，不允許將兩個(gè)普遍 TTL 門(mén)的輸出端直接連接在一起。 通常集成電路可分為 TTL 和 CMOS 兩大類，它們使用時(shí)注意的事項(xiàng)不同，參看教材。 常用復(fù)合門(mén)有與非門(mén)、或非門(mén)、與或非門(mén)、同或門(mén)、異或門(mén)等。異或門(mén)的功能是“相同出 0，相異出 1”；同或門(mén)的功能是“相同出 1，相異出 0”。而且， 集成運(yùn)放加上深度負(fù)反饋后，還能改善其他的許多性能指標(biāo)，所以集成運(yùn)放在線性應(yīng)用電路中必須加 上 深度負(fù)反饋。（過(guò)程略） 集成運(yùn)放的開(kāi)環(huán) 電壓放大倍數(shù) Au0 無(wú)窮 大，所以輸入信號(hào)的線性范圍很小， 以致集成運(yùn)放在開(kāi)環(huán)時(shí)實(shí)際上無(wú)法實(shí)現(xiàn)線性放大 。由于滯回電壓比較器 存在回差電壓， 使 電路的 抗干擾能力大大增強(qiáng)。 當(dāng)輸入信號(hào)電壓由 a 點(diǎn)負(fù)值開(kāi)始增大時(shí)，輸出 u0＝＋ UZ， 直到 輸入電壓ui＝ UB1 時(shí)， u0 由＋ UZ 躍變到 － UZ，電壓傳輸特性由a→b→c→d→f ； 若 輸入 信號(hào) 電壓 ui由 f 點(diǎn) 正 值開(kāi)始逐漸減小時(shí)， 輸出信號(hào)電壓 u0原來(lái) 等于 － UZ， 當(dāng)輸入電壓 ui=UB2 時(shí)，u0 由－ UZ 躍變?yōu)椋?UZ，電壓傳輸特性由 f→d→e→b→a ， 圖 示 曲線中的 UB UB2稱為狀態(tài)轉(zhuǎn)換點(diǎn)，又稱為上、下門(mén)限電壓， ΔU＝ UB1－ UB2稱為回差電壓。因此，非線性應(yīng)用下的運(yùn)放仍然具有“虛斷”的特點(diǎn) ； 非線性區(qū)運(yùn)放 的 輸出量與輸入量之間為非線性關(guān)系，輸出端信號(hào)電壓或?yàn)檎柡椭?，或?yàn)樨?fù)飽和值。 “虛地”現(xiàn)象只存在于反相的線性應(yīng)用運(yùn)放電路中。 （ 2） 虛斷 ：由于理想運(yùn)放的 差模輸入電阻 ri＝ ∞， 因此 可 得 i+=i=0。 工作在線性區(qū)的理想 運(yùn)放 有 兩條重要結(jié)論： （ 1） 虛短 ：理想 運(yùn)放的同相輸入端 和 反相輸入端電位 相等， U＋ ＝ U－ 。偏置電路 的作用是 向 運(yùn)放內(nèi)部各級(jí)電路提供合適又穩(wěn)定的靜態(tài)工作點(diǎn)電流 。 中間放大級(jí) 是整個(gè)集成運(yùn)放的主放大器， 其 性能的好壞直接影響運(yùn)放的放大倍數(shù)， 主要作用是提高電壓增益 ， 通常采用復(fù)合管的共發(fā)射極電路 構(gòu)成 。 第 8 章節(jié)后檢驗(yàn)題解析 第 162 頁(yè)檢驗(yàn)題解答： 集成電路 主要由輸入級(jí)、中間放大級(jí) 、 輸出級(jí) 和偏置電路四 部分 構(gòu)成 。 但 對(duì)放大電路來(lái)說(shuō)，電路的穩(wěn)定性至關(guān)重要，因此電路的電壓放大倍數(shù) 雖然 降低了，換來(lái)的卻是放大電路的穩(wěn)定性得以提高，這種代價(jià)值得。放大電路 中如果 反饋信號(hào)取自于輸出電壓，為電壓負(fù)反饋 ； 若取自于輸出電流，則為電流負(fù)反饋；若反饋信號(hào)與輸入信號(hào)在輸入端以電壓的形式相加減，可判斷為串聯(lián)負(fù)反饋 ； 若反饋信號(hào)與 輸入是以電流的形式相加減，可判斷為并聯(lián)負(fù)反饋 ； 如果反饋信號(hào)和輸入信號(hào)加到放大元件的同一電極，則為并聯(lián)反饋，否則為串聯(lián)反饋。 放大電路中普遍采用的是負(fù)反饋。如果放大電路輸出信號(hào)的一部分或全部，通過(guò)反饋網(wǎng)絡(luò)回送到輸入端后，造成凈輸入信號(hào)增強(qiáng)，則這種反饋稱為 正反饋 。 因此 ，共模信號(hào)對(duì)放大電路是一種干擾信號(hào)， 17 第 154 頁(yè)檢驗(yàn)題解答： “ 反饋 ” 就是通過(guò)一定的電路形式，把放大電路輸出信號(hào)的一部分或全部按一定的方式回送到放大電路的輸入端，并影響放大電路的輸入信號(hào)。也就是說(shuō)，依靠 差動(dòng)放大 電路的完全對(duì)稱性，使兩管的零漂在輸出端相抵消， 使 零點(diǎn)漂移 得到 抑制。 差動(dòng)放大電路 可以有效地抑制零漂。 即 兩個(gè) 功放 管的 輸入、輸出特性完全一致， 達(dá)到 工作 特 性 完全 對(duì)稱 的 狀態(tài)。 為消除 交越 失真， 可 在兩個(gè)功放管的 發(fā)射結(jié)加 上 一個(gè)較 小的正偏 電 壓， 使 兩管 都 工作在微導(dǎo)通狀態(tài) 。 因?yàn)?晶體管都存在正向死區(qū)。電壓放大電路主要要求它能夠向負(fù)載提供不失真的放大信號(hào)，其主要指標(biāo)是電路的電壓放大倍數(shù)、輸入電阻和輸出電阻等。 第 151 頁(yè)檢驗(yàn)題解答： 從能量控制的觀點(diǎn)來(lái)看，功率放大器和電壓放大器并沒(méi)有本質(zhì)上的區(qū)別。 射極輸出器的發(fā)射極電阻 RE 是不能象共發(fā)射極放大電路一樣并聯(lián)一個(gè)旁路電容CE 來(lái)提高電路的電壓放大倍數(shù)的。 第 148 頁(yè)檢驗(yàn)題解答： 共集電極放大電路與共發(fā)射極放大電路相比，共發(fā)射極放大電路輸入電阻不夠大，而共集電極放大電路輸入電阻較大；共發(fā)射極放大電路輸出電阻不夠小，而共集電極放大電路輸出電阻較??；共發(fā)射極放大電路的電壓放大倍數(shù)很大，放大能力較強(qiáng)，而共 集電極放大電路的電壓放大倍數(shù)約等于 1。 即 在滿足小信號(hào)條件下，將晶體管線性化，把放大電路等效為一個(gè)近似的線性電路。 動(dòng)態(tài)分析的對(duì)象是放大電路中各電壓、電流的交流分量；動(dòng)態(tài)分析的目的是找出輸入電阻 ri、輸出電阻 r0、交流電壓放大倍數(shù) Au 與放大電路參數(shù)間的關(guān)系。 而且放大器的輸出電阻 r0 越小，負(fù)載電阻 RL的變化對(duì)輸出電壓的影響就越小，使得放大器帶負(fù)載能力越強(qiáng)。 對(duì)負(fù)載 來(lái)說(shuō)， 放大 電路 的 輸 出 電阻 r0 相當(dāng)于 信號(hào)源內(nèi)阻。因?yàn)楸?放大信號(hào) 是 微弱 小 信號(hào)，而且總是存在一定內(nèi)阻。 對(duì) 需要傳輸和放大的 信號(hào)源來(lái)說(shuō)， 放大電路相當(dāng)于 一個(gè)負(fù)載，負(fù)載電阻就是放大電路的輸入電阻。 放大電路的輸出電壓與輸入信號(hào) 電壓的比值就是電壓放大倍數(shù)。 第 145 頁(yè)檢驗(yàn)題解答： 圖（ a）沒(méi)有放大交流信號(hào)的能力。 RE在電路中起的作用是負(fù)反饋?zhàn)饔茫?數(shù)值通常為幾十至幾千歐，它不但能夠?qū)χ绷餍盘?hào)產(chǎn)生負(fù)反饋?zhàn)饔茫瑯涌蓪?duì)交流信號(hào)產(chǎn)生負(fù)反饋?zhàn)饔茫?從而造成電壓增益下降過(guò)多。消除截止失真，需將靜態(tài)工作點(diǎn)上移，消除飽和失真，要將靜態(tài)工作點(diǎn)下移。 放大電路出現(xiàn)的失真包括截止失真和飽和失真兩種。 靜態(tài)時(shí)耦合電容 C1 和 C2 兩端均有電壓。 當(dāng)輸入信號(hào)為零時(shí)， 三極管 各電極上的電流與電壓處于靜態(tài)。 若 不設(shè)置 靜態(tài)工作點(diǎn) 或讓靜態(tài)工作點(diǎn) 靠近截止 區(qū)，則輸出波形容易發(fā)生截止失真；若靜態(tài)工作點(diǎn)靠近飽和區(qū)，輸出波形容易發(fā)生飽和失真。 對(duì)放大電路 的要求是：對(duì)輸入信號(hào)能放大且不失真。 第 14