【正文】 饋、電流串聯(lián)負反饋和電流并聯(lián)負反饋。 放大電路引入 負反饋 后， 雖然提高了放大電路的穩(wěn)定性，但放大電路的電壓放大倍數(shù)降低了。 采用負反饋 能夠 提高放大電路的穩(wěn)定性，從本質(zhì)上講，是利用失真的波形來改善波形的失真，不能理解為負反饋能使波形失真完全消除。其中 輸入級是決定運放性能好壞的關鍵 ， 要求輸入電阻高，差模電壓放大倍數(shù)大，共模抑制比大，靜態(tài)電流小， 通常由一個高性能的雙端輸入差動放大器組成。輸出級又稱功放級，要求有較小的輸出電阻以提高帶負載能力，通常 采用 電壓跟隨器或互補 的 電壓跟隨器組成。 集成運放的 理想 條件是 ： ① 開環(huán)電壓放大倍數(shù) Au0＝ ∞； ② 差模輸入電阻 ri＝ ∞；③ 輸出電阻 r0＝ 0； ④ 共模抑制比 KCMR→∞ 。由于兩個輸入端并非真正短接，但卻具有短接的特征，稱之為“虛短” 。 集成運放的輸 18 入 端并未斷開，但通過的 電流 恒為零，這種情況稱為 “ 虛斷 ” 第 168 頁檢驗題解答： 集成運放的線性應用電路均存在深度負反饋環(huán)節(jié)，可用“虛短 ”、“虛斷”分析。 集成 運放應用在非線性電路時，處于 開環(huán)或正反饋 狀態(tài)下 ； 運放在非線性運用 中同相輸入端和反相輸入端上的信號電壓大小不等，因此“虛短”的概念不再成立 ； 非線性應用下的運放雖然同相輸入端和反相輸入端信號電壓不等，但由于其輸入電阻很大，所以輸入端的信號電流仍可視為零值。 滯回比較器的電壓傳輸特性如右圖所示 。由于 此電壓比較器在電壓傳輸過程中具有 滯回特性 ，因此稱為滯回電壓比較器。 可以反相比例輸入電路和同相比例輸入電路為例說明。加上深度電壓負反饋后，運放的閉環(huán)電壓增益較開環(huán)增益小很多，因此運放的線性輸入范圍同時得到了擴大，擴大以后的線性輸入范圍才能對輸入信號進行正常的線性放大。 第 9 章節(jié)后檢驗題解析 第 182 頁檢驗題解答： 基本的邏輯運算有“與”運算、“或”運算和“非”運算。同或門是異或門的反。功能略。 在結構上， OC 門沒有圖騰結構的 TTL 與非門中的 T3和 T4組成的射極跟隨器，UB1 u0 ＋ UZ － UZ 0 ui UB2 a b c d e f 19 T5 的集電極是開路的。但 是 OC 門 和 輸出端可以直接并接在一起， 從而可實現(xiàn)“線與”的邏輯功能。三態(tài)門除具有這兩個狀態(tài)外，還有高阻輸出的第三態(tài)， 高阻態(tài)下三態(tài)門的 輸出端相當于和其它電路斷開。 CMOS 傳輸門不但可以實現(xiàn)數(shù)據(jù)的雙向傳輸，經(jīng)改進后也可以組成單向傳輸數(shù)據(jù)的傳輸門，利用單向傳輸門還可以構成傳送數(shù)據(jù)的總線， 當傳輸門的控制信號由一個非門的輸入和輸出來提供時，又可構成一個模擬開關 。 CMOS 集成 門 多余不用的輸入端不能懸空，應根據(jù)需要接地或接高電平。 ； 幾個輸入端引腳可以并聯(lián)連接。 第 193 頁檢驗題解答： 完成下列數(shù)制的轉(zhuǎn)換 （ 1）（ 256） 10＝（ 100000000） 2＝（ 100） 16 （ 2）（ B7） 16＝（ 10110111） 2＝（ 183） 10 （ 3）（ 10110001） 2＝（ B1） 16＝（ 261） 8 用 真值表證明 BABA ??? A B BA? BA? 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 將 )( CBCBABAF ??? 寫成為最小項表達式。 ACBCABACBCACABF ?????? 用卡諾圖化簡下列邏輯函數(shù) （ 1） BCABCCBADA B CCBAF ??????? )( （ 2） DBACBCAmDCBAF ???? ? )13 12 6 5 4 1 0()( ，、 20 原題改為： 輸出 F和輸入 A、 B、 C之間的邏輯關系的真值表如表 99，寫出 FG?的關系式 ， 并畫出相應與非門構成邏輯電路圖。 設計一個三變量判奇電路。 9． 3 常用的組合邏輯電路器件 第 203 頁檢驗題解答： 把若干個 0 和 1 按一定規(guī)律編排起來的過程稱為編碼。 譯碼器的輸入量是二進制，輸出量是人們熟悉的某個特定信息。 常用的集成比較器有 74LS85（ 4位數(shù)值比較器）， 74LS521（ 8 位數(shù)值比較器）等。這種串聯(lián)連接的擴展方法 結構簡單，但運算速度低。并聯(lián)擴展各組的比較是并行進行的，因此運算速度比級聯(lián)擴展快。 集成數(shù)據(jù)選擇器 74LS153 中， D0~D3是輸入的四路信號； A0、 A1 是地址選擇控制端。 第 10章節(jié)后檢驗題解析 第 216 頁檢驗題解答： 電位觸發(fā)方式 的鐘控 RS 觸發(fā)器，在時鐘脈沖 CP＝ 1 期間，若輸入端 R 或 S發(fā)生多次變化，輸出將隨著輸入而相應發(fā)生多次翻轉(zhuǎn)，這種 現(xiàn)象 稱為 “空翻” 。 amp。 amp。 21 下一般無法確切地判斷觸發(fā)器的狀態(tài)，由此造成觸發(fā)器工作的不可靠。為此，人們研制出了邊沿觸發(fā)方式的主從型 JK 觸發(fā)器和維持阻塞型的 D觸發(fā)器等等。 “不定”態(tài)指觸發(fā)器本該保持互非狀態(tài)的兩個輸出端子，互非情況被破壞的現(xiàn)象。 JK 觸發(fā)器的狀態(tài)方程為： nnn QKQJQ ???1 ，真值表和狀態(tài)圖略。 邏輯圖輸入端子 有圓圈的表示低電平觸發(fā)，輸出端子有圓圈的表示“非”；不帶三角符號的表示電位觸發(fā)方式，帶三角符號的表示邊沿觸發(fā)方式；帶三角符號及圓圈的表示下降沿觸發(fā)，有三角符號不帶圓圈的表示上升沿觸發(fā)。 時序邏輯電路除 CP 端子外還有 其它 輸入信號時，為米萊型時序邏輯電路， 若時序邏輯 電路 除了觸發(fā)器 沒有其它 單元時 ， 稱 為莫爾型時序邏輯電路。 CPA 7 4 L S 9 0 QD QA CND QB QC CPB RO1 RO2 VCC S91 S92 ＋ 5V CP RO1 1 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP CP 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP 1 1 amp。②根據(jù)已知時序邏輯電路，分別寫出相應的驅(qū)動方程、次態(tài)方程、輸出方程，當所分析電路屬于異步時序邏輯電路，還需要寫出各位觸發(fā)器的時鐘方程。 ④ 根據(jù)分析結果和轉(zhuǎn)換真值表，得出時序邏輯電路的邏輯功能。 環(huán)形計數(shù)器的初態(tài)設置 必須使 輸出 Q3Q2Q1Q0端初始 狀態(tài) 不能全為“ 1”或“ 0”，這樣電路才能實現(xiàn)計數(shù) 。 相同位數(shù)的觸發(fā)器 n，移位寄存器構成的環(huán)形計數(shù)器有效循環(huán)數(shù)等于 n，構成的扭環(huán)形計數(shù)器的有效循環(huán)數(shù)等于 2n。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行 輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，使用十分靈活，用途也很廣。 第 234 頁檢驗題解答： 555 定時器電路有 TTL 集成定時器和 CMOS 集成定時電路，其功能完全一樣，不同之處是前者的驅(qū)動力大于后者。 其中電 阻分壓器由三個 5KΩ 的電阻串聯(lián)起來構成 分壓器， 555定時器也因此而得名。 C1的反相輸入端接基準電壓，同相端 TH稱為高觸發(fā)端?；?RS 觸發(fā)器由兩個或非門組成，R 和 S 兩個輸入端子均為高電平有效。當放電管漏極 D（管腳 7）經(jīng)一電阻 R接電源 UDD 時，則放電管的輸出同集1 1 由 JK 觸發(fā)器構成的四位單向右移移位寄存器 CP DIR Q3 Q0 J K C1 FF1 J K C1 FF1 J K C1 FF1 J K C1 FF1 Q1 Q2 1 1 23 成定時器 CC7555 的輸出邏輯狀態(tài)相同。同時輸出緩沖器還可隔離負載對定時器的影響。其電路特點是：能夠把變化非常緩慢的輸入脈沖波形，整形成適合于數(shù)字電路需要的矩形脈沖，而且電路傳 輸過程中具有回差特性。 第 11 章節(jié)后檢驗題解析 第 244 頁檢驗題解答： 半導體存儲器 的主要 類 型有 外存 和 內(nèi)存 。 隨機存儲器又稱為讀寫存儲器，它在計算機基本讀、寫周期內(nèi)可完成讀或?qū)憯?shù)據(jù)的操作。 但 RAM 必須保持供電， 否則其保存的信息將消失。 按工作方式的不同 ， RAM 的 存儲單元可分為靜態(tài)和動態(tài)兩類， 靜態(tài) RAM 的特點是在不斷電的情況下，信息可以長時間保存。 RAM 位擴展的方法是 將幾片 RAM 的地址輸入端、讀 /寫控制端都對應地并聯(lián)在一起，各位芯片的 I/O 端串聯(lián)構成輸出，位數(shù)即得到擴展，擴展后的總位數(shù)等于并聯(lián)幾片RAM 位數(shù)之和。 第 252 頁檢驗題解答： 所謂可編程，就是 根據(jù)用戶需要， 使用 專用的編程器現(xiàn)場 寫入信息， ROM 的編程方式有固定 ROM、 一次性可編程的 PROM、 光可擦除可編程的 EPROM和 電 可擦除可改寫的 E2PROM 等。其中 可編程邏輯陣列 PLA有一個 “ 與 ” 陣列 構成的 地址譯碼器 ， 是一個非完全譯碼器 ，PLA中的與陣列和或陣列都可編程。 PAL 運行速度較高， 開發(fā)系統(tǒng)完善 。 GAL 的特點是： 與陣列 可編程，或陣列固定。 可擦除可編程的 EPROM 的 存儲單元是在 MOS 管中置入浮置柵的方法實現(xiàn)的。 為實現(xiàn)時序邏輯電路的功能 ，有些型號的 PAL 器件中， 除了設置有基本的與 — 或形式輸出結構外，又設計制造了在或門和三態(tài)門之間加入 D觸發(fā)器，并且將 D觸發(fā)器的輸出反饋回與陣列的 PAL 結構，從而使 PAL 的功能大大增加。當輸入為 n 位二進制代碼 dn dn??d d0 時，輸出對應的模擬電壓（或電流）為： )2222)(()( 0011221100 ????????? ???? ddddkkiu nnnniu ?或或 由12 1n ??FSRLSBUU可得， 該 DAC 電路的輸入二進制數(shù)字量的位數(shù)應是： n=3 DAC 電路的 絕對精 度指輸入端加給定數(shù)字量時，輸出實際值與理論值之差。在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大值稱為非線性誤差。在輸入變化后，輸出值穩(wěn)定到距最終輸出量 177。 DAC0832 由一個數(shù)據(jù)寄存器、 DAC 寄存器和數(shù)模轉(zhuǎn)換器三個部分組成。 R2R 倒 T 形電阻網(wǎng)絡 的每個支路等效電阻均為 2R。另外，無論輸入數(shù)字信號是 0 還是 1，電子開關的右邊均為 0電位，所以電路在工作的過程中，流過電阻網(wǎng)絡的電流大小始終不變。 第 267 頁檢驗題解答： 采樣信號的頻率必須至少為原信號中最高頻率 成分 fimax的 2 倍。 采樣保持電路的作用就為 為了保證采樣后的 模擬 信號 ui′ (t)能 夠基本上 真實地保留原始模擬信號 ui(t)的信息 。 舍尾取整量化方式的量化當量 δ按 LSB1U?? 選取； 四舍五入量化方式的 量化當量 δ按122 1n imax?? ?U?選取。量化誤差屬原理誤差，無法消除。采用 舍尾取整 法的 最大 量化 誤 差 按 LSBm ax 1ε U?? ? 選取，四舍五入法 的量化 誤差 按 ?21εmax ?選取 。范文最新推薦 26 工會黨支部工作總結 [工會黨支部工作總結 ] xxxx 年，我們工會黨支部在師直黨工委的正確領導下，認真學習貫徹 “ 三個代表 ” 重要思想，學習黨的十六屆四中全會精神，自覺用 “ 三個代表 ” 重要思想指導工作，進一步加強黨支部的建設，在工作中較好的發(fā)揮了政治核心和戰(zhàn)斗堡壘作用，工會黨支部工作 總結。 一、努力加強黨支部的思想建設、組織建設和作風建設 ：在工會全體黨員中繼續(xù)深入學習鄧小平理論和 “ 三個代表 ” 的重要思想。堅持嚴肅認真地進行黨員民主評議工作，切實解決黨支部、黨員中存在的問題和不足，努力提高全體黨員的思想認識，為圓滿完成全年的各項工作，提供思想 保證。全年共召開民主生活會 2 次，均取得了良好效果，大家普遍反映心更近了，關系更融洽了，工作氛圍更加和諧了，團隊的力量更加強大了。支部堅持 “ 三會一課 ” 制度，按時召開支委會、支部大會和黨課學習，堅持黨支部委員范文最新推薦 2