vhdl的編碼器和譯碼器的設(shè)計(jì)(參考版)
2025-07-02 19:24本頁面
【正文】 end process。 when others =o=XXXX。 when 10=o=0100。architecture a of d24_conc is begin process(i) begin case i is when 00=o=0001。 o:out std_logic_vector(3 downto 0))。use 。end Behavioral。 end case。 when 000=dataout=00000001。 when 010=dataout=00000100。 when 100=dataout=00010000。 when 110=dataout=01000000。139。end yima_138。 cs : out std_logic。use 。use 。b39。 end a。 end if。 else gs=39。139。then a=001。 elsif i(1)=39。139。then a=011。 elsif i(3)=39。139。then a=101。 elsif i(5)=39。139。then a=111。 if i(7)=39。139。編碼輸出標(biāo)志end priority。 a:out bit_vector(2 downto 0)。use 。最后非常感謝廖泰長老師對我的指導(dǎo)與大力的幫助。他淵博的知識、開闊的視野和敏銳的思維給了我深深的啟迪。用VHDL硬件描述語言的形式來進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開發(fā)成本，這種設(shè)計(jì)方法必將在未來的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來越重要的作用。在設(shè)計(jì)中要求我要有耐心和毅力，還要細(xì)心，稍有不慎，一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確，而對錯(cuò)誤的檢查要求我要有足夠的耐心，通過這次設(shè)計(jì)和設(shè)計(jì)中遇到的問題，也積累了一定的經(jīng)驗(yàn)，對以后從事工作會(huì)有一定的幫助。它不僅僅是一個(gè)學(xué)習(xí)新知識新方法的好機(jī)會(huì)，同時(shí)也是對我所學(xué)知識的一次綜合的檢驗(yàn)和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補(bǔ)缺。通過本次課程設(shè)計(jì)的學(xué)習(xí)，我深深的體會(huì)到設(shè)計(jì)課的重要性和目的性所在。當(dāng)輸入為：11時(shí)，譯碼后為指定的狀態(tài)，即輸出1000，緊接著依次類推，當(dāng)輸入為：10時(shí)，輸出輸出0100，當(dāng)輸入為01時(shí)，輸出0010，當(dāng)輸入為00時(shí)，輸出0001。二四譯碼器由VHDL程序?qū)崿F(xiàn)后，：對其仿真圖進(jìn)行仿真分析： i為輸入信號組，它由i[1]i[0]兩個(gè)二進(jìn)制代碼輸入信號組成。cs為1時(shí)候表示輸出。gsi0i1i2i3i4i5i6i7EPF8282P72P01P02P03P04P06P07P08P09EPF10K10P73P03P05P06P07P08P09P10P11a0a1a2EPF8282P55P56P57EPF10K10P53P54P58三八譯碼器由VHDL程序?qū)崿F(xiàn)后，： 對其仿真圖進(jìn)行仿真分析：cs譯碼輸出標(biāo)志，datain為輸入信號組，它由datain[2]datain[0]三個(gè)二進(jìn)制代碼輸入信號組成。gs為1時(shí)候表示輸出。 八三優(yōu)先編碼器功能時(shí)序仿真圖對其仿真圖進(jìn)行仿真分析：gs為編碼輸出標(biāo)志，i為輸入信號組，它由i7i0八個(gè)輸入信號組成。end process。 when others =o=XXXX。 when 10=o=0100。1I[1..0] O[3..0]D24_SEQ 二四譯碼器工作原理圖二四譯碼器由VHDL程序來實(shí)現(xiàn)，下面是其中一段VHDL關(guān)鍵代碼 process(i) begin case i is when 00=o=0001。end process。 when others=dataout=111111
公司管理相關(guān)推薦
鄂ICP備17016276號-1