【正文】 其電路圖如圖 315 所示：1234
。本設(shè)計中的鎖相環(huán)倍頻電路是由 CD4046 和 CD4024 組成的，CD4024 是計數(shù)器，起到了分頻的作用。14 相位比較器輸入端，相位比較器輸入信號，輸入允許將 左右的小信號或方波信號在內(nèi)部放大并再經(jīng)過整形電路后，輸出至相位比較器。12 VCO 外接電阻 R2。10 解調(diào)信號輸出端。6，7 并接振蕩電容 C1，以控制 VCO 的振蕩頻率。4 壓控振蕩器輸出端。2 PD1 輸出端，相位比較器 1 輸出的相位差信號，它采用異或門結(jié)構(gòu)。CD4046 的原理圖和引腳圖分別如圖 313 和 314 所示：圖 313 CD4046 原理圖123456781615141312111091PHASE PULSES2PHASE COMP1OUT23COMPARATORIN4VCO OUT5INH1BIT6C1A7C1B8VSS16 VDD15 IENER14 SIGNAL IN13 PHASE COMP2OUT12 R211 R110 DEMDDULATOR9 VCO IN圖 314 CD4046 引腳圖其各個引腳的功能見表 33：表 33 CD4046 各引腳的功能引腳號 功 能1 輸出端，相位比較器 2 輸出的相位差信號，為上升沿控制邏輯。CD4046 的主要功能是：內(nèi)部壓控振蕩器的輸出信號從第 4 腳輸出后引至第 3 腳輸入，與從第 14 腳輸入的外部基準(zhǔn)頻率信號進行比較。它的優(yōu)點主要有功耗低、輸入阻抗高和電源電壓范圍寬等。相位比較器 壓控振蕩器低通濾波器分頻器ivvcvovf/ofNif圖 312 鎖相環(huán)電路結(jié)構(gòu)原理圖3 系統(tǒng)硬件設(shè)計 碩士論文CD4046 為數(shù)字鎖相環(huán)(PLL)芯片，內(nèi)部包含緩沖放大器、輸入信號放大與整形??50電路、內(nèi)部穩(wěn)壓器，還有 VCO 和兩個 PD 等。()ct為了實現(xiàn)頻率合成，又要克服石英晶體振蕩器不易改變其頻率的缺點，所以通常利用鎖相環(huán)來實現(xiàn)倍頻和分頻等頻率合成技術(shù)。鎖相環(huán)通常由三部分組成：鑒相器（PD）、低通濾波器(LF)和壓控振蕩器(VCO) 。同步采樣法可分為軟件同步采樣法和硬件同步采樣法，但軟件同步采樣法會產(chǎn)生截斷誤差、周期誤差及多種測量上的誤差。這就是本文實現(xiàn)信號同步采樣而采用的方法。論文中使用鎖相環(huán)是為了實現(xiàn)頻率合成。為了保證 AD 口的安全，在電路中加了 和 兩個二極管來限制電壓信號的幅值在 0~5V。從濾波器輸出的信號為雙極性信號，而論文中所采用的 A/D 轉(zhuǎn)換芯片的模擬信號輸入值為 0~5V，為了使電平相符，要設(shè)計電平偏移和比例電路。 信號調(diào)理電路如果采樣頻率不能滿足奈奎斯特采樣定理，則會產(chǎn)生頻率的混疊。 電壓/電流互感器電路此文采用 SPT204V 和 SCT254FK 作為電壓互感器和電流互感器。圖 39 為 JTAG 的接口電路。1 23 45 67 89 1011 1213 1415 1617 1819 2021 2223 2425 2627 2829 3031 3233 3435 3637 3839 4041 4243 4445 4647 4849 50LCD1 HEADER25X2nRESETVD1VD3VD5VD7VD9VD11VD12VD14VD16VD18VD20VD22LCDVF2LCDVF0VFARMEVCLKVD0VD2VD4VD6VD8VD10VD13VD15VD17VD19VD21VD23LCD PWRENLCDVF1VMVLINELEND123J1C1710uF/16VVDD33VVDD50U20圖 38 LCD 接口電路 接口電路JTAG 主要是用于芯片內(nèi)部測試和對系統(tǒng)的仿真與調(diào)試，是一種用于嵌入式開發(fā)調(diào)試的技術(shù)。但 S3C2410 內(nèi)部已經(jīng)集成了 LCD 控制器，所以很容易控制各種類型的 LCD，只要將其控制線與 TFT 屏上相應(yīng)的線接口就行了。為了提高系統(tǒng)的擴展性，本論文中采用的是 16bit 的 TFT 彩色液晶，這種顯示屏需要 16 位數(shù)據(jù)線，工作電壓一般是 。LCD 是一種平板顯示器件，它是利用在電場作用下，液晶材料的位置發(fā)生變化產(chǎn)生的遮蔽或通透光線的性能制作而成的 。CS8900A 的內(nèi)部結(jié)構(gòu)圖如圖 37 所示：I S A總線接口E P R O M接口時鐘L E D8 0 2 . 3 M A C 控制器R A ME P R O M管理電源管理編碼 / 解碼1 0 B a s e T接口A U I 接口圖 37 CS8900A 的內(nèi)部結(jié)構(gòu)在 CS8900A 的內(nèi)部結(jié)構(gòu)中， 介質(zhì)訪問控制是 CS8900A 的主要部分，其功能是處理以太網(wǎng)數(shù)據(jù)幀的接收與發(fā)送，即：沖突的檢測、幀頭的產(chǎn)生與檢測、CRC 檢驗碼的產(chǎn)生及驗證。考慮到人們對傳輸速度和成本等方面的要求，本系統(tǒng)采用的是 Cirrus Logic 公司生產(chǎn)的 10M 以太網(wǎng)控制芯片CS8900A。S3C2410 的串行通信接口電路如圖 36 所示：162738495COM1DB9MALEC15C10 C21C30T1INROUT1T2INROUT2C1+C1V+T1OUTRIN1T2OUTRIN2C2+C2VVDDVSSTXD0RXD0nRTS0nCTS0RSTXD0RSRXD0RSRTS0RSCTS0MAX3232SOPU4 3 系統(tǒng)硬件設(shè)計 碩士論文圖 36 S3C2410 的串行通信接口電路(2)以太網(wǎng)接口電路為了實現(xiàn)系統(tǒng)的遠程通信，論文中采用了嵌入式微處理器與網(wǎng)卡芯片相連的結(jié)構(gòu)。(1)串行通信電路由于串行口連接線少，通信簡單，所以在許多系統(tǒng)中得以應(yīng)用，本設(shè)計使用 RS232 實現(xiàn)串行通信功能，采用的 RS232 驅(qū)動芯片為 MAX3232SCP。K9F1208UDM 芯片的一口多用的特點，減少了接線數(shù)目，但造成了控制復(fù)雜，而 S3C2410 處理器具有的 Nand 控制器解決了這個問題 。表 32 K9F1208UDM 芯片的引腳功能名稱 功能I/O[7:0] 數(shù)據(jù)輸入輸出、控制命令和地址的輸入CLE 命令鎖存信號/CE 芯片使能信號/RE 讀有效信號/WE 寫有效信號/WP 寫保護信號R/nB 就緒/忙VCC 電源VSS 接地K9F1208UDM 芯片的 I/O 除了可以接收和發(fā)送數(shù)據(jù)外，還可接收控制命令和地址信息。K9F1208UDM 芯片是由 Samsung 公司生產(chǎn)的一種 64M 存儲容量、8 位數(shù)據(jù)總線??41的 NAND Flash，僅需 電壓便能完成工作。Flash 存儲器用來保存程序代碼、常量表以及一些在系統(tǒng)掉電后需要保護的用戶數(shù)據(jù) 。它的功耗低、容量大、擦寫速度快，并能夠整片或分扇區(qū)在系統(tǒng)編程(燒寫)、擦除。S3C2410 的數(shù)據(jù)總線與 2 片 HY57V561620 的數(shù)據(jù)線分別相連。S3C2410 的 nWE 與 HY57V561620 的 nWE 相連，S3C2410 的 nSRAS 和 nSCAS 分別與 HY57V561620 的 nRAS 和 nCAS 相連。HY57V561620 芯片的 BA0和 BA1 是 bank 地址的輸入信號，由 S3C2410 的 ADDR24 和 ADDR25 完成。表 31 HY57V561620 引腳描述引腳 名稱 描述CLK 時鐘 芯片時鐘輸入CKE 時鐘使能 片內(nèi)時鐘信號控制/CS 片選 禁止或使能 CLK、CKE 和 DQM外的所以輸入信號BA0,BA1 組地址選擇 用于片內(nèi) 4 個組的選擇A12~A0 地址總線 行地址： A12~A0，列地址：A8~A0，自動預(yù)充電標(biāo)志：A10/RAS/CAS/WE行地址鎖存列地址鎖存寫時能行、列地址鎖存和寫使能信號引腳LDQM,UDQM 數(shù)據(jù) I/O 屏蔽 在讀模式下控制輸出緩沖；在寫模 式下屏蔽輸入數(shù)據(jù)DQ15~DQ0 數(shù)據(jù)總線 數(shù)據(jù)輸入輸出引腳VDD/VSS 電源/地 內(nèi)部電路及輸入緩沖電源/ 地VDDQ/VSSQ 電源/地 輸出緩沖電源/地NC 未連接 未連接S3C2410 中關(guān)于 SDRAM 的控制信號的引腳可以與 HY57V561620 芯片直接相連，這些信號包括：nSRAS 、 nSCAS、DQM[3:0]、SCKE、SCLK[1:0]和 nWE。HY57V561620 為 32M 存儲容量，16 位數(shù)據(jù)寬度的芯片，其工作電壓是 ，??39支持自動刷新和自刷新，并兼容 LVTTL 接口，這種芯片的常見封裝是 54 腳 TSOP。本系統(tǒng)中，SDRAM 的主要作用是作為程序的運行空間和堆棧區(qū)，除此之外，也存放了系統(tǒng)和用戶堆棧及運行的數(shù)據(jù)。Vin VoutNCGND3412+C3+C2C1 C4Vin VoutNCGND3412+C8 +C7C6 C9+C5VDD5010uF 10uF 220uF/16V 10uF 10uF VDD33VVDD18VU1U2圖 33 系統(tǒng)電源電路 存儲器及接口電路由 S3C2410 的存儲控制器提供的外部存儲器存取的控制信號的特征有 ：支持大/??38小端模式存儲字?jǐn)?shù)據(jù)，尋址能夠達到 1GB，8 個存儲器 bank 的大小均為 128M 字節(jié)，可以通過 nGCS[7:0]8 個通用片選線信號進行 8 個 bank 區(qū)的選擇，且每個 bank 區(qū)都具有可編程的操作周期；bank0 到 bank5 是用于 ROM 或 SRAM 的，它們的開始地址是固定的；bank6 和 bank7 是用于 ROM、 SRAM 或 SDRAM 的，其中，bank6 的地址是固定的， bank6 的結(jié)束地址即 bank7 的開始地址，而且它們的起始地址和大小可以通過編程設(shè)置；各個內(nèi)存塊的訪問周期也都可以通過編程來設(shè)置，外部 Wait 擴展了訪問周期；此外，還支持 SDRAM 的自動刷新和電源關(guān)模式等。其主要應(yīng)用有： 1)開關(guān) DC/DC 轉(zhuǎn)換器的主調(diào)壓器；2)高效線性調(diào)整器；3)電池充電器；4)電池供電裝置。3 系統(tǒng)硬件設(shè)計 碩士論文輸出端需要一個至少 10uF 的鉭電容來改善瞬態(tài)響應(yīng)和穩(wěn)定性。1%以內(nèi)。LM1117 提供電流限制和熱保護。LM1117 有可調(diào)電壓的版本，通過 2 個外部電阻可實現(xiàn) ～ 輸出電壓范圍。LM1117 是低壓差電壓調(diào)節(jié)器系列。5V 直流電壓為 ARM 供電， 直流電壓為內(nèi)核供電，其余的外圍電路由 直流電壓供電。圖 32 S3C2410 結(jié)構(gòu)圖 外圍電路設(shè)計從圖 31 看出，本設(shè)計的外圍電路主要有電源電路、存儲器及接口電路、通信模塊電路和人機交互接口電路。此外，S3C2410 還集成了以下片上外設(shè)：(1)LCD 控制器（支持 STN 和 TFT） ；(2)外部存儲控制器；(3)3 通道 UART/2 通道 SPI；(4)4 通道 DMA；(5)4 通道具有 PWM 功能的定時器和 1 通道內(nèi)部定時器；(6)117 個通用 I/O 口；(7)USB 主機/USB 設(shè)備；(8)， 存儲器供電， 外部 I/O 供電；(9)獨立的 16KB 指令 cache 和 16KB 數(shù)據(jù) cache；(10)24 通道外部中斷源；(11)具有 PLL 片上時鐘發(fā)生器；(12)看門狗定時器；(13)具有普通、慢速、空閑和掉電四種功耗控制模塊。S3C2410 具有獨立的 16KB 指令 cache 和 16KB 數(shù)據(jù) cache 及 MMU 虛擬內(nèi)存管理單元，從而能夠進行高效的程序運行以及數(shù)據(jù)存儲。ARM9 系列微處理器包含 ARM920T、ARM922T 和 ARM940T 三種類型， S3C2410 采用的是 ARM920T 內(nèi)核。其中，對于有較高安全性要求的場合，可以使用 SecurCore 系列；而通用處理器系列包括 ARMARM9 、 ARM9E 和 ARM10E，又由于這四個系列各自具有特殊的性能，因而有不同的特殊應(yīng)用領(lǐng)域。 系統(tǒng)硬件總體結(jié)構(gòu)設(shè)計系統(tǒng)中的硬件主要包括 S3C24系統(tǒng)存儲模塊、人機交互模塊、數(shù)據(jù)采集模塊和通信模塊，系統(tǒng)的硬件結(jié)構(gòu)框圖如圖 31 所示：電源N A N D F l a s h顯示屏S D R A M信號調(diào)理電路三相電流鍵盤嵌入式微處理器S 3 C 2 4 1 0J T A G網(wǎng)絡(luò)芯片三相電壓多路數(shù)據(jù)同步采集A / D轉(zhuǎn)換鎖相環(huán)電路R S 2 3 2電壓互感器