一路數(shù)字信號采編的電路設(shè)計畢業(yè)論文(參考版)
2025-07-01 04:27本頁面
【正文】 在此，我再說一次謝謝！謝謝大家?。?！34 頁 共 34 頁。 其次要感謝胡肖斌師兄以及1217的所有師兄師姐對我無私的幫助，特別是在軟件方面，正因為如此我才能順利的完成設(shè)計。我的設(shè)計較為復(fù)雜煩瑣，但是張老師仍然細(xì)心地給我講解每一部分。在這里首先要感謝我的導(dǎo)師張會新老師。 準(zhǔn)備寫入無效標(biāo)志 end if。039。 擦除成功 s_state = swr21。 then erase_suc=39。 when swr112 = if flashdata_in(0)=39。 s_state = swr111。 when swr110 = f_re=39。 else s_state = swr108。 s_state = swr109。 s_state = swr108。139。039。 s_state = swr107。 when swr106 = f_we = 39。 when szde15 = s_state = szde16。039。 write 0x70H mand s_state = swr105。139。 end if。 else s_state = swr20。 end if。 e_t = 00000000000000000。 s_state = swr19。 s_state = swr18。039。 s_state = swr17。 when swr16 = f_we = 39。 when szde13 = s_state = szde14。039。 when szde12 = s_state = swr15。 flash_data = 11010000。 f_cle = 39。 when swr14 = write 0xd0H mand f_ale = 39。139。 when szde11 = s_state = swr13。 s_state = szde10。 when swr12 = f_we = 39。 s_state = szde9。 when swr11 = write row3 address flash_data = 00000amp。139。 when szde8 = s_state = swr10。 s_state = szde7。 when swr9 = f_we = 39。 s_state = szde6。 s_state = swr8。 when swr7 = f_we = 39。 when szde4 = s_state = szde5。039。 when szde3 = s_state = swr6。 flash_data(7 downto 6) = w_countbs_er(1 downto 0)。139。039。 s_state = swr5。 when swr4 = f_we = 39。 when szde1 = s_state = szde2。039。 write 0x60H mand s_state = swr3。139。 when swr71 = s_state = swr2。 when swr69 = s_state = swr70。 when swr1 = s_state = swr68。 end rtl。 end if。 end if。 temp = not temp。139。 begin process (clk) begin if (clk39。輸出時鐘計數(shù)信號 signal temp : std_logic :=39。end fp22。2. 數(shù)字信號分頻部分entity fp22 is port( clk : in std_logic。end process。 end if。 elsif t = 166 then rxrdy= 39。 end if。 else rxrdy= 39。then rxrdy= 39。 then if stop=39。 if jl(0)=39。139。 end if。139。039。139。139。 elsif t = 163 then data = not tmp_data。 elsif t = 162 then rxrdy= 39。 end if。 else rxrdy= 39。then rxrdy= 39。 then if stop=39。 6F if jl(0)=39。139。139。 end if。139。039。139。139。 end if。139。039。139。139。 elsif t = 159 then data = 00000100 。039。039。139。139。 data = tmp_data。 elsif t = 129 then data = tmp_data。 elsif t = 128 then tmp_data(7)= rx。 elsif t = 98 then tmp_data(5)= rx。 elsif t = 68 then tmp_data(3)= rx。 elsif t = 38 then tmp_data(1)= rx。) and (mclkx1639。 elsif (mclkx16=39。039。139。 then data = 00000000。process (mclkx16, reset)begin if reset = 39。 end if。 then else t = t + 1。 elsif flag = 39。139。) and (mclkx1639。 elsif (mclkx16=39。139。end process。 end if。 then flag = 39。 elsif rx = 39。event) then if t = 166 then flag = 39。139。139。139。 signal temp_data : std_logic_vector(7 downto 0)。signal stop : std_logic。architecture Behavioral of rxslow issignal t : integer range 0 to 175。
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1