基于dsp的時鐘系統(tǒng)設(shè)計(jì)-通信082-周嘉京(參考版)
2024-11-11 22:06本頁面
【正文】 18 參考文獻(xiàn) [1] 姜陽 周錫青 《 DSP原理與應(yīng)用試驗(yàn)》 西安 西安電子科技大學(xué)出版社 2020 [2] 趙洪亮 卜凡亮 黃河松 張仁彥 《 TMS320C5x DSP 原理 系統(tǒng)設(shè)計(jì)》 北京航空航天學(xué)出版社 2020 [3] 劉益成 《 TMS320C54XDSP應(yīng)用程序設(shè)計(jì)與開發(fā)》 北京 北京航空航天大學(xué)出版社 2020 [4] 方華剛．《 DSP原理與應(yīng)用》．北京：機(jī)械工業(yè)出版社， [5] TMS320C55x DSP Programmer’ s Guide SPRU376A[Z].Texas Instuments,2020 [6]TMS320C55x DSP Mnemonic Instructions Set Reference Guide SORU374G[Z].Texas Instruments,2020 。正是由于他們，我才能在各方面取得顯著的進(jìn)步，在此向他們表示我由衷的謝意。 另外，感謝校方給予我這樣一次機(jī)會，能夠獨(dú)立地完成一個課程設(shè)計(jì)，并在這個過程當(dāng)中，給予我們各種方便 ，使我們在這學(xué)期快要結(jié)課的時候，能夠?qū)W(xué)到的只是應(yīng)用到實(shí)踐中，增強(qiáng)了我們實(shí)踐操作和動手應(yīng)用能力，提高了獨(dú)立思考的能力。提高實(shí)驗(yàn)技能的實(shí)踐。掌握了 DSP的基本實(shí)驗(yàn)方法，提 高了工程設(shè)計(jì)和組織實(shí)驗(yàn)?zāi)芰Α? 15 16 第四章 總結(jié) 通過調(diào)試以上程序運(yùn)行無誤，完成了時鐘設(shè)計(jì)要求，使用 dsp芯片設(shè)計(jì)時鐘；使用數(shù)碼管顯示時間；使用鍵盤修改時間。 5. 運(yùn)行程序觀察結(jié)果 :單擊 “ Debug” 菜單， “ Run” 項(xiàng)，運(yùn)行程序 ,查看結(jié)果。 3. 編譯工程 :單擊 “ Project” 菜單， “ Rebuild all” 項(xiàng)，編譯工程中的文件，生成 文件。你也可 以在左邊的工程視圖窗口里右擊工程，選擇 Add files to Project。點(diǎn)擊 Finish， CCS創(chuàng)建一個叫做 程文件。選擇 ProjectNew。 (1) 點(diǎn)擊菜單項(xiàng) Debug\Connect確認(rèn) CCS軟件和仿真器連接在一起。設(shè)置 Code Composer Studio 為 Emulator 方式。 (2) 開啟設(shè)備：打開計(jì)算機(jī)電源；打開實(shí)驗(yàn)箱電源開關(guān)，打開 ICETEKLF2407A 板上電源開關(guān)。k50。mj。 } void delay(unsigned int j) //延時程序 { unsigned k,m。 default。0x0080。 T1CNT=0x00。 PCDATDIR=0x00EF。 PCDATDIR=0x00F7。 PFDATDIR=0xFF01。 } if(PCDATDIR=0x00FB) //按鍵 T3，時鐘開始計(jì)時 { delay(100)。 PCDATDIR=0x00FD。 hour=0。 min=0。 if(PCDATDIR=0x00FE) //按鍵 T1，時、分、秒復(fù)位為 0 { delay(100)。 PFDATDIR=0xFF00。 PFDATDIR=0xFF01。 PFDATDIR=0xFF00。 PFDATDIR=0xFF01。 hour++。 PFDATAIR=0xFF00。 PFDATDIR=0xff01。 PFADATDIR=0xFF00。 PFDATDIR=0xFF01。 min++。 //秒十位顯示 PFDATDIR=0xFF00。 //選通秒的十位 PFDATDIR=0xFF01。 //秒個位顯示 PFDATDIE=0xFF00。 //選通秒的個位 PFDATDIR=0xFF01。 sec++。 While(1) { PCDATDIR=0x00FF。hour=0。 //timer1的計(jì)數(shù)器清 0 sec=0。 //timer1為連續(xù)增計(jì)數(shù)模式，預(yù)分頻值為 128，使用內(nèi)部時鐘 T1PER=0xF424。0x0080。 EVAIMRA= EVAIMRA|0x0080。 Ioport_Initialing()。void delay(unsigned int j)。 unsigned char table[]={0xFF3F,0xFF06,0xFF5B,0xFF4F,0xFF66, 0xFF6D,0xFF7D, 11 0xFF07,0xFF7F, 0xFF6F}。 輸出 輸入 TCK_RET 測試時鐘返回。 輸入 輸出 TCK 測試時鐘。該引腳用于指示仿真器是否與目標(biāo)板接上，以及目標(biāo)板是否已 經(jīng)上電。仿真器一般提供 DSP的 JATG時鐘信號，只參與數(shù)據(jù)的 傳輸，即將目標(biāo)代碼通過 JATG接口從 PC機(jī)下載到目標(biāo)系統(tǒng)的存儲器中。 8 圖 鎖相環(huán)電路 PLL 片外濾波電路 JTAG標(biāo)準(zhǔn)接口。這種方法稱為晶振方式。一種是利用鎖相環(huán)時鐘模塊 PLL中提供的內(nèi)部振蕩電路，在 DSP芯片的引腳 XTAL1/CLKIN與 XTAL2之 間連接一晶振，啟動內(nèi)部振蕩器。 DSP2407的鎖相環(huán)時鐘電路需要片外濾波器電路的配合， PLL局部電路圖如下圖 。 + LF2407A使用，另一路可輸出 +，本最小系統(tǒng)暫不用，如下圖 ： 圖 DSP2407 最小系統(tǒng)電源電路原理圖 PLL濾波電路。它是一個雙路低壓降的電壓調(diào)節(jié)器，輸入為 +5V電壓，可輸出一路 + ~5V可調(diào)電壓，每路電流最大輸出為 1A。 7 圖 DSP2407 最小系統(tǒng)圖 如上圖 ， DSP2407最小 系統(tǒng)包括 6部分： DSP2407(TMS320LF2407A) 、電源、晶體振蕩器接口電路、 JTAG接口電路、 XF引腳 LED指示燈和 I/O口 LED指示燈。 74HC273適用于要求原碼輸出或者所有存儲元件共用時鐘和主復(fù)位的應(yīng)用 ,如下圖 ： 圖 74HC273 6 數(shù)碼管顯示 下圖為共陰極數(shù)碼管的引腳圖，每位的段碼線（ a,b,c,d,e,f,g,dp）分別與 1個 8位的鎖存器輸出相連，由 DSP控制器控制組合 0－
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1