【正文】 14．以下__B____是錯(cuò)誤的。13．某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是A______。12．一個(gè)16K32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是B______。11．總線通信中的同步控制是__B____。10．下列描述中____B__是正確的。9．用以指定待執(zhí)行指令所在地址的是_C_____。8．計(jì)算機(jī)操作的最小單位時(shí)間是__A____。7．在運(yùn)算器中不包含___D___。6．DMA訪問(wèn)主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問(wèn)結(jié)束后，CPU再恢復(fù)工作，這種情況稱作__A____。5．常用的虛擬存儲(chǔ)器尋址系統(tǒng)由____A__兩級(jí)存儲(chǔ)器組成。4．基址尋址方式中，操作數(shù)的有效地址是___A___。3．垂直型微指令的特點(diǎn)是___c___。2．下列說(shuō)法中___c___是正確的。六、設(shè)計(jì)題（第一小題12分，第二小題11分，共23分）1 、（1）a為MDR,b為IR,c為MAR,d為PC (2) 取指令的數(shù)據(jù)通路：PC→MAR→MM→MDR→IR (3) 數(shù)據(jù)從主存取出的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為X）X→MAR→MM→MDR→ALU→AC 數(shù)據(jù)存入主存的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為Y）Y →MAR,AC→MDR→MM2 、每小題4分，共12分 （1）共需8片（5分） （2）如下邏輯圖（6分）計(jì)算機(jī)組成原理試題二一、選擇題（共20分，每題1分）1．CPU響應(yīng)中斷的時(shí)間是_ C _____。110 111 YYY ZZZ2．3．相同點(diǎn)：都是能在不需要CPU干預(yù)下實(shí)現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換（2分） 不同點(diǎn)：1）DMA控制器是通過(guò)專門設(shè)計(jì)的硬件控制邏輯來(lái)實(shí)現(xiàn)對(duì)數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個(gè)有特殊功能的處理器2）DMA僅能控制一臺(tái)或幾臺(tái)同類設(shè)備，而通道能控制多臺(tái)同類或不同類設(shè)備五、計(jì)算題（10分）解題要領(lǐng)：首先要轉(zhuǎn)化為 ，然后進(jìn)行列算式計(jì)算。四、簡(jiǎn)答題（每小題5分，共15分）1． 000 XXX YYY ZZZ 。在單處理機(jī)總線中，相對(duì)CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號(hào)線改為：在單處理機(jī)總線中，相對(duì)CPU而言，地址線為單向信號(hào)和數(shù)據(jù)線一般都為雙向信號(hào)線多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求改為：多重中斷是指具有中斷嵌套的功能，CPU在響應(yīng)較低級(jí)別的中斷請(qǐng)求時(shí)，如果有更高級(jí)別的中斷請(qǐng)求，CPU轉(zhuǎn)去響應(yīng)更高級(jí)別中斷請(qǐng)求。每小題3分，共12分）在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。5． 微指令：是指控制存儲(chǔ)器中的一個(gè)單元的內(nèi)容，即控制字，是若干個(gè)微命令的集合。CPU周期：也叫機(jī)器周期，通常把一個(gè)指令周期劃分為若干個(gè)機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)基本操作。2． 指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)的所有指令的集合。（2） 請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器的邏輯圖。（1） 該存儲(chǔ)器需要多少片2K205。（3） 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存取訪問(wèn)的數(shù)據(jù)通路 用2K205。（1） 標(biāo)明4個(gè)寄存器的名稱。五、計(jì)算題（10分）用補(bǔ)碼加減交替一位除法進(jìn)行6247。分別用NRZPE及FE制記錄方式記錄數(shù)據(jù)序列11001，畫出寫電流波形。每小題3分，共12分）在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。（A）一條微指令實(shí)現(xiàn) （B）一段微程序?qū)崿F(xiàn)（C）一個(gè)指令碼實(shí)現(xiàn) （D）一個(gè)條件碼實(shí)現(xiàn)在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)（ ）（A） 在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換（B） 在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換（C） 發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換（D） 發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換系統(tǒng)總線是指（ ）。（A）棧頂?shù)刂? （B）棧底地址 （C）棧頂內(nèi)容 （D）棧底內(nèi)容在寄存器間接尋址方式中，操作數(shù)是從（ ）。（A）產(chǎn)生了負(fù)溢出（下溢） （B）產(chǎn)生了正溢出（上溢） （C）運(yùn)算結(jié)果正確，為負(fù)數(shù) （D）運(yùn)算結(jié)果正確，為正數(shù)在用比較法進(jìn)行補(bǔ)碼一位乘法時(shí)，若相鄰兩位乘數(shù)yiyi+1為01時(shí)，完成的操作是（ ）。（A） （B） （C） （D）若[x]反=，則x=（A） （B） （C） （D）某機(jī)器字長(zhǎng)16位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的最小正數(shù)是（ ）。8．。四. 應(yīng)用題1. 原碼 11110001 反碼 10001110 補(bǔ)碼 10001111 移碼 000011112.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H3.（1）（354 ）10=（）16 （2）（354 ）10=（）2 （3）（354 ）10=（）8 （4）（354 ）10=（）BCD4. 最小值2111111 最大值21111115. 設(shè)地址線x根，數(shù)據(jù)線y根，則 2x主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快4. 寄存器寄存器型執(zhí)行速度最快,存儲(chǔ)器存儲(chǔ)器型執(zhí)行速度最慢。一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過(guò)程中的歸一化基準(zhǔn)時(shí)間，通常等于取指時(shí)間（或訪存時(shí)間）。2. 指令周期是完成一條指令所需的時(shí)間。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）。計(jì)算當(dāng)波特率為4800時(shí)，字符傳送的速率是多少？每個(gè)數(shù)據(jù)位的時(shí)間長(zhǎng)度是多少？數(shù)據(jù)位的傳送速率是多少？7. 已知某8位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18位，采用4K4位的SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問(wèn)：（1） 若每個(gè)模塊條為32K8位，共需幾個(gè)模塊條？（2） 每個(gè)模塊條內(nèi)有多少片RAM芯片?（3） 主存共需多少RAM芯片？CPU需使用幾根地址線來(lái)選擇各模塊？使用何種譯碼器？8. 畫出中斷處理過(guò)程流程圖。并說(shuō)明有幾種解答。4. 浮點(diǎn)數(shù)格式如下：1位階符，6位階碼，1位數(shù)符，8位尾數(shù)，請(qǐng)寫出浮點(diǎn)數(shù)所能表示的范圍（只考慮正數(shù)值）。2. 某機(jī)指令格式如圖所示：OP X D 15 10 9 8 7 0 圖中X為尋址特征位，且X=0時(shí)，不變址；X=1時(shí)，用變址寄存器X1進(jìn)行變址；X=2時(shí)，用變址寄存器X2進(jìn)行變址；X=3時(shí)，相對(duì)尋址。2. 什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間的關(guān)系如何？3. 簡(jiǎn)要描述外設(shè)進(jìn)行DMA操作的過(guò)程及DMA方式的主要優(yōu)點(diǎn)。9. ，產(chǎn)生各種操作控制信號(hào)。7. 指令尋址的基本方式有兩種。5. 主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、。硬盤容量通常以GB表示，其中G=。2. 一位十進(jìn)制數(shù)， 。 二. 填空題（每空1分，共20分）1. 計(jì)算機(jī)軟件一般分為兩大類：,。對(duì)應(yīng)于十進(jìn)制數(shù)27，寄存器內(nèi)為______。 ，I為間接尋址，______指令包含的CPU周期數(shù)最多。 16. 下面有關(guān)“中斷”的敘述，______是不正確的。那么出棧操作的動(dòng)作順序應(yīng)為______。 14. 堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。 12. 外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器______。 10. Pentium3是一種______。A.（10010101）2 B.（227）8 C.（96）16 D.（143）108. 計(jì)算機(jī)問(wèn)世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”的概念，最早提出這種概念的是______。 6. 設(shè)X= —，則[X]補(bǔ)為______。 4. 下列數(shù)中最小的數(shù)為______。A. 數(shù)值計(jì)算 B. 輔助設(shè)計(jì) C. 數(shù)據(jù)處理 D. 實(shí)時(shí)控制2． 目前的計(jì)算機(jī)，從原理上講______。DMA控制器從CPU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU而直接在內(nèi)存和I/O設(shè)備間進(jìn)行。IM標(biāo)志為“0”時(shí)，CPU可以受理外界的中斷請(qǐng)求，反之，IM標(biāo)志為“1”時(shí)，CPU不受理外界的中斷。當(dāng)IR標(biāo)志為“1”時(shí)，表示設(shè)備發(fā)出了中斷請(qǐng)求。設(shè)置EI標(biāo)志的目的，就是通過(guò)軟件來(lái)控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求。（2） 允許中斷觸發(fā)器（EI）：可以用程序指令來(lái)置位。1K41K4 4位 4位 CS0 CS1 CS15 D15—D0 ……4：16 譯碼器 A13 A12 A11 A105. 解：中斷接口中有四個(gè)標(biāo)志觸發(fā)器：（1） 準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號(hào)，使RD標(biāo)志置“1”。芯片總數(shù)16K16/（1K4）=64片 （2）存儲(chǔ)器容量為16K，故地址線總數(shù)為14位（A13─A0），其中A13A12A11A10通過(guò) 4：16譯碼器產(chǎn)生片選信號(hào)CS0─CS15 。（4） 當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。（2） 外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)。（3）由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反。閃速存儲(chǔ)器的特點(diǎn)：（1）固有的非易失性 （2）廉價(jià)的高密度 （3）可直接執(zhí)行 （4）固態(tài)性能3.（1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。請(qǐng)計(jì)算模式1情況下光盤存儲(chǔ)容量是多少？計(jì)算機(jī)組成原理試題（三）答案一． 選擇題 2. A 3. B 4. A 5. B,C 6. D 7. D 8. D 9. C 10. B 11. B 12. B 13. A 14. C 15. A 16. C,D 17. C 18. A 19. C 20. B二． 填空題1. 2. 3. (1個(gè)字節(jié)) 4. 5. 6. 7. 8. 三． 簡(jiǎn)答題1. 包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。(3) 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問(wèn)的數(shù)據(jù)通路。(1) 標(biāo)明圖中四個(gè)寄存器的名稱。(1)定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？(2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？3. [x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)求證 ： [y]補(bǔ)=[y]補(bǔ)4. 有一個(gè)16K16的存儲(chǔ)器，由1K4位的DRAM芯片構(gòu)成問(wèn):（1）總共需要多少DRAM芯片?（2）畫出存儲(chǔ)體的組成框圖。4. CPU響應(yīng)中斷應(yīng)具備哪些條件？四． 應(yīng)用題（每題5分，共20分）1. 已知：X=,Y=－,求[X/2]補(bǔ),[X/4]補(bǔ), [－X]補(bǔ), [Y/2]補(bǔ),[Y/4]補(bǔ), [－Y]補(bǔ)。8. 并行I/ 和串行I/ 是目前兩個(gè)最具有權(quán)威性的標(biāo)準(zhǔn)接口技術(shù)。6. 計(jì)算機(jī)系統(tǒng)中