【正文】 對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。作者簽名：　　 　 　　 日　 期：　　 　 　　 學位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導師的指導下獨立進行研究所取得的研究成果。對本研究提供過幫助和做出過貢獻的個人或集體，均已在文中作了明確的說明并表示了謝意。 Sons, 1979.畢業(yè)設計（論文）原創(chuàng)性聲明和使用授權說明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設計（論文），是我個人在指導教師的指導下進行的研究工作及取得的成果。6. 參考文獻[1] S. M. Kay, Modern Spectral EstimationTheory amp。它不是控制邏輯設計在不同值N之間進行切換，而是使用資源，并可能減緩時鐘速度，不同的比特流可載入每一個N。FPGA布局的時序分析表明處理器的最高時鐘頻率35MHz允許實時譜估計在指定的限制范圍內執(zhí)行。CLBs也可以被配置為ROM模塊，在Cholesky和PSD模塊中生成地址信號和DFT中旋轉因子的存儲是有用的。一個雙端口RAM單元是一個有效的方法來實現(xiàn)存儲區(qū)的13或14位SISO寄存器，如交錯過程中使用。綜合利用XC4036EX2 FPGA的資源。一個參數(shù)譜估計的應用，即修正的協(xié)方差譜估計，它充分利用交錯方案，本文已對此進行了描述。交錯的想法被引入是為了執(zhí)行位串行除法在和乘法相同的高時鐘頻率下不采取提前進位的方案，以消除通信瓶頸。于是PSD的指數(shù)就很容易地來源于DFT結果中的指數(shù)。每對實部和虛部的最大值源于交錯10,它對應輸入端，而其他值通過管道進入，跟2個平方的且出現(xiàn)在輸入端的指數(shù)中存在適當?shù)牟町?。PIPO寄存器用于存儲DFT中實部和虛部中的6位指數(shù)，其平方用來計算交錯10。利用單一觸發(fā)器的延遲，這些計算的結果會被反饋到交錯處理器的輸入端，并且會被添加到乘積中，DFT就是建立在這種方法上。這部分的系統(tǒng)由一個ROM組成，它提供旋轉因子矩陣的存儲，另一個ROM為某一特定qw控制旋轉因子的地址，4個寄存器因處在Cholesky分解階段，不斷再循環(huán)濾波器的參數(shù)。零填充點的DFT計算是在交錯6,7,8和9實現(xiàn)的。為了實現(xiàn)良好的動態(tài)分辨率以便能夠使用低字長詞，一個收縮陣列縮放模塊被包括到RAM和處理器之間，其比例因子還由一起模式控制的ROM控制器產生。一旦協(xié)方差矩陣元素儲藏在雙端口RAM存儲塊后的集合N中，Cholesky分解就可以開始在交錯5時對下一組CMR的數(shù)據(jù)進行計算，同時可以處理交錯0至4。整個Cholesky，提出消除，背部替代和WNV的計算，如圖3所示的系統(tǒng)中，它在交錯5時被執(zhí)行。在交錯0至4中，CMR乘法是被執(zhí)行超過N次的連續(xù)區(qū)段集，以便乘積是由交錯和模塊集產生的。4. 交錯處理器為基礎的修正協(xié)方差系統(tǒng)對MC譜估計的Cholesky部分實現(xiàn)收縮列陣的成本效益分析表明，12位定點字長對這些計算來說已經(jīng)足夠了[7]。所有的控制信號通過管道輸送相近的數(shù)據(jù)，允許盡可能短的時鐘周期和連續(xù)輸入/輸出的數(shù)據(jù)區(qū)段管道周期（也就是當一個區(qū)段組的計算作為輸出的時候，另一個區(qū)段組可能被載入）。該處理器有兩種模式輸入選擇DIVi和SUBi，它們控制四個操作模式或，這里的和是兩個雙精度。兩者設計都首先需要 MSB，附加半加法器（HA）單元；除法器需要m個PEs，因為1的補碼糾錯在負數(shù)的時候發(fā)生，而乘法器需要m1個HA Pes來增加PPs的輸出進位。無論是在負載工作還是運作階段。為了使除法器的比特流精確地配合乘法器的比特流，它只是沿著FA總數(shù)渠道插入額外延遲的問題，以便PPs的加法在不同乘法器中能同時被執(zhí)行如Bellis等人所示[13]。這也需要第一個MSB加法單位，以確保從該PPS輸出的進位被添加到最終的乘積。解決這個問題的一個方式是重新設計乘法器，使它在第一個MSB數(shù)據(jù)流中工作，而不是儲存和重新排序除法器的輸出，這就增加潛在因素和潛在要求[10]。文獻[3]中的位串行/字并行除法器允許m+1次除法同時執(zhí)行或交錯。一個可能性是使用寄存器和額外的控制邏輯來重新排序除法器的比特流,但運算時間仍然有限。但是，這意味著每個輸出位只有在每m個時鐘周期時才是有效的。在一個位串行乘數(shù)器中，連續(xù)位之間的輸出延時可能是圍繞一個全加器（FA）的延遲，導致一個大約5倍的最高時鐘頻率和除法器上的通信瓶頸。每個商位的計算執(zhí)行以m控制加減法(CAS)的操作，決定是否加上或減去之前一位計算的結果（除了第一次操作由輸入操作數(shù)的符號來決定）。乘法算法的性質通常首先涉及最低有效位（LSB），它們在位串行乘法器中反應在其輸出命令上。例如，一個非平方根的Cholesky柯列斯基分解[8]收縮陣列處理器需要13個處理單元（PES），每個PE有2到6個端口的m（單精度）或2m（雙精度）線，并且在后面替代之前顛倒數(shù)據(jù)流的控制是必要。使用單一DSP電腦系統(tǒng)已經(jīng)證明較小的N已經(jīng)足夠，但N=512的規(guī)格不可能實現(xiàn)[4]，因此促使了硬件方式的思考。該算法在Matlab軟件中的實現(xiàn)證明了超過次，這個因素會引起過于緩慢的實時操作，[4]。PSD功率譜密度的計算，需先進行4N次內積的步驟，即一個零填塞的離散傅立葉變換，再進行N次乘法,得到DFT的絕對值,最后進行N/2次除法,得到PSD。Cholesky線性方程組的解決方法，需進行6次除法和10次非平方根內積等步驟，解決三角系統(tǒng)需4次除法和12次內積等步驟。 2. 修正協(xié)方差譜估計模型階p = 4的修正協(xié)方差（MC）的譜估計，被證明是最有成本效益的，因為血流量應用在平均流速和流量擾動權益[5]，包括解決以下的線性系統(tǒng)的協(xié)方差矩陣方程： (1) 其中每個元素為： (2) 對于一個窗口長度為N個數(shù)據(jù)的樣本，由 濾波器的參數(shù)估計，得到了線性系統(tǒng)的解決方法(1),根據(jù)Cholesky，提出消除和背部替代的算法。高階管道安裝讓許多獨立的計算同時被運行或交錯。一個位串行處理器能夠處理除法和內積的計算步驟，它是結合獨立處理器的這些功能開發(fā)的。這種問題范圍的限制，有時可能在實時運用軟件時使實時譜估計得出的結果不正確。參數(shù)譜估計硬件實現(xiàn)困難已經(jīng)導致了同質DSP的網(wǎng)絡軟件的悠閑執(zhí)行[4]。這種相互依存，難以有效實現(xiàn)這些算法在硬件上的功能，實現(xiàn)往往慢于其它基本功能，如乘法，加法和減法。這種處理器的運算負擔比STFFT還高許多，而且數(shù)學函數(shù)如除法和平方根往往成為必要。例如，試圖改善PSD的估計，窗函數(shù)功能，Bartlett或Hanning窗，可以用來降低旁瓣的色階，但減少這些較低的譜分辨率是通過擴展PSD的主瓣來實現(xiàn)的[2].參數(shù)化譜估計模型技術可以作為一種選擇來使用，不用再考慮數(shù)據(jù)窗口之外的數(shù)據(jù)都為0這個和實際不符的假設[1]。這些不良效應，可通過使用更長長度的數(shù)據(jù)序列來減少，使改變的信號成為無限數(shù)據(jù)序列的更好的表現(xiàn)，但在現(xiàn)實生活中這通常并不可行，因為輸入數(shù)據(jù)的特征會隨著時間而改變。1. 引言由于其硬件和軟件實現(xiàn)簡單，因此短期的快速傅里葉變換(STFFT)被廣泛用于譜估計，并被認為是常規(guī)方法。本文中會有所介紹。這些算術過程演示通信瓶頸和其硬件實現(xiàn)在連同乘法器使用時是低效能的。 Sons, 1979.中文譯文單一FPGA上的參數(shù)譜估計摘要參數(shù)化譜估計模型技術可以提供針對傳統(tǒng)的短期快速傅里葉變換提高頻率分辨率的方法，克服了窗口采樣，時域，輸入數(shù)據(jù)造成的限制。 rather than designing control logic to switch between the different values of N, which uses resources and is likely to slow clock speed, a different bitstream can be downloaded for each N. This idea can also be extended for changing to higher model order estimations where otherwise it would be dif?cult to paramete rise p in such a system.6. REFERENCES[1] S. M. Kay, Modern Spectral EstimationTheory amp。 the loading networks for the divisor and multiplier both consist of m+1 delay feedback SISO registers and the FA sum/carry pipelines are alike. Both designs also require MSB first, half adder(HA)cell, addition stages。 指導教師簽名：年 月 日教研室（學科組、研究所）意見 教研室主任簽名： 年 月 日系意見 主管領導簽名： 年 月 日英文原文Parametric spectral estimation on a single FPGA ABSTRACTParametric, model based, spectral estimation techniques can offer increased frequency resolution over conventional shortterm fast Fourier transform methods, overing limitations caused by the windowing of sampled, time domain, input data. However, parametric techniques are significantly more putationally demanding than the Fourier based methods and require a wider range of arithmetic functionality。尚需解決的問題：運用MATLAB進行仿真，并分析結果?？梢钥闯霈F(xiàn)代譜估計性能優(yōu)于經(jīng)典譜估計。另外，功率譜密度原始定義中既無求均值又無求極限，所以使得經(jīng)典譜估計方法的方差性能比較差，尤其是在數(shù)據(jù)紀錄很短的情況下，這些問題更為突出。訓練自己綜合運用所學知識的能力，培養(yǎng)自己獨立分析和解決問題的能力，啟發(fā)自己奮發(fā)向上的精神。2010年4月19日2009年5月21日：畢業(yè)論文撰寫和修改工作。2010年3月29日2010年4月11日：MATLAB程序設計與MATLAB程序調試。2010年3月8日2010年3月14日：按照要求修改畢業(yè)設計開題報告。研究計劃及預期成果研究計劃：2009年10月12日2009年12月25日：按照任務書要求查閱論文相關參考資料，并填寫畢業(yè)設計開題報告書。 應用有關理論知識在MATLAB上進行仿真實驗，然后對實驗結果進行對比和分析。針對一個具體的隨機信號，分別采用經(jīng)典譜估計和現(xiàn)代譜估計方法估計出其功率譜，對經(jīng)典譜估計和現(xiàn)代譜估計方法譜估計的分辨率和方差性能作一個綜合評價； ⑤ 熟練使用MATLAB提供的圖形用戶界面（GUI）工具。但隨著電子技術的大力發(fā)展，特別是DSP技術的不斷發(fā)展，現(xiàn)代譜分析的方法在引信系統(tǒng)中的應用逐漸成為可能，并且極大地提高了無線電引信引戰(zhàn)配合性能。在引信系統(tǒng)中，通過對探測器接收到的信號進行譜分析，可以確定彈目之間的交會速度、方向，從而提高引信的打擊精度和毀傷效率。隨著信號處理理論和電子技術的迅猛發(fā)展，譜估計分析在已經(jīng)在國內外各個領域中得到廣泛應用?？茖W依據(jù)（包括課題的科學意義；國內外研究概況、水平和發(fā)展趨勢；應用前景等）實際中，數(shù)字信號的功率譜只能用所得的有限次記錄的有限長數(shù)據(jù)來予以估計，這就產生了功率譜估計這一研究領域。畢業(yè)設計（論文）題目： 基于BURG算法的譜估計研究及 其MATLAB實現(xiàn) 目 錄一、畢業(yè)設計（論文）開題報告二、畢業(yè)設計（論文）外文資料翻譯及原文三、學生“畢業(yè)論文（論文）計劃、進度、檢查及落實表”四、實習鑒定表XX大學XX學院畢業(yè)設計（論文）開題報告題目： 基于BURG算法的譜估計研究及 其MATLAB實現(xiàn) 機電 系 電子信息工程 專業(yè)學 號： 　　　 　　　　學生姓名： 指導教師： 　 （職稱：講　師 ） （職稱： ） XXXX年XX月X日課題來源功率譜估計在近30年中獲得了飛速發(fā)展。涉及到信號與系統(tǒng)、隨機信號分析、概率統(tǒng)計、隨機過程、矩陣代數(shù)等一系列學科，廣泛應用于雷達、聲納、通信、地質、勘探、軍事