cpu制作工藝介紹(參考版)
2025-06-28 06:19本頁(yè)面
【正文】 根據(jù)IBM的說(shuō)法，這樣潛在的阻抗將會(huì)比普通的硅下降70%，而晶體管性能將提高35%。同時(shí)，AMD還計(jì)劃使用SiGe(鍺化硅)來(lái)取代純粹的硅作為驅(qū)動(dòng)電流的通道，和Intel在90納米制程上采用的應(yīng)變硅有些類似。從以往的經(jīng)驗(yàn)我們可以知道，新的晶體管將使得性能增加20%，同時(shí)還將降低泄漏電流和門極寬度。從理論上來(lái)講，這樣做同時(shí)也會(huì)伴隨著晶體管外部阻抗上升到一個(gè)目前無(wú)法接受的程度。上面技術(shù)的兩項(xiàng)技術(shù)，（High k）高k門電介質(zhì)和（DST）耗盡型襯底晶體管就是為了適應(yīng)Intel的Terahertz晶體管而開(kāi)發(fā)的，Intel宣稱其可以做出32納米的晶體管(15nm的通道長(zhǎng)度)。不過(guò)這只相當(dāng)于在一個(gè)通常的SOI晶體管上使用了完全耗盡通道，主要的問(wèn)題仍然是外接晶體管陡然增加的阻抗上。在一定的控制下驅(qū)動(dòng)電流可以立即在門(晶體管門)通過(guò)，并不會(huì)電離在絕緣層下通道的任何部分。Intel認(rèn)為使用完全耗盡的通道沒(méi)有任何好處，這個(gè)通道會(huì)變得非常的小，大約10納米左右，這是很難制造的，同時(shí)也因?yàn)榘l(fā)射端和接受端的距離減小急劇提高了外接晶體管的阻抗。第二個(gè)關(guān)鍵是稱為耗盡型襯底晶體管(depleted substrate transistor，DST)的技術(shù)，實(shí)際上就是SOI技術(shù)的變形。它采用高介電常數(shù)的材料，以達(dá)到更高的單個(gè)晶體管容量。這項(xiàng)技術(shù)也通常被簡(jiǎn)寫為“High K”技術(shù)，我們有必要做簡(jiǎn)單了解。二氧化硅作為門和通道之間的絕緣層已經(jīng)不適合，而需要用到Intel稱為高K門電介質(zhì)(High K gate Dielectric)的材料，Intel宣布已經(jīng)完成了對(duì)HighK金屬門電路晶體管技術(shù)的研發(fā)。目前Intel已經(jīng)做出了15納米晶體管的樣品，很顯然這種晶體管將帶來(lái)巨大的功耗、發(fā)熱量和電流泄漏，如果沒(méi)有什么技術(shù)改進(jìn)就毫無(wú)實(shí)用價(jià)值。（4）Terahertz晶體管與High K amp。通道一般是用硅制成的，不過(guò)在使用應(yīng)變硅之后，就需要將原子拉長(zhǎng)，那么電子在通過(guò)稀疏的原子格時(shí)遇到的阻抗就大大下降。這個(gè)氧化物薄層非常的薄，完全符合上面提到的厚度為通道長(zhǎng)度的1/45。實(shí)際上其他的東西都是由通道長(zhǎng)度決定的，不論是晶體管的速度還是大小。（3）應(yīng)變硅技術(shù)晶體管的結(jié)構(gòu)也將有所改變。Low K材料的開(kāi)發(fā)速度可以說(shuō)是空前迅猛的，前景光明，不過(guò)還是需要注意一些老問(wèn)題，比如工藝不成熟、銅互連技術(shù)缺陷還有良品率問(wèn)題等。CPU方面，Prescott是Intel第一款使用7層帶有Low K絕緣層的CPU，同時(shí)使用了CarbonDoped Oxide（CDO）(最新的低介電常數(shù)CDO絕緣體)絕緣體材料，減少了線到線之間的電容，允許提高芯片中的信號(hào)速度和減少功耗。這種Low K材料可以很好地降低線路間的串?dāng)_，從而降低處理器的功耗，提高處理器的高頻穩(wěn)定性。IBM聲稱，Low K材料幫助解決了芯片中的信號(hào)干擾問(wèn)題。這里的“K”就是介電常數(shù)，Low K就是低介電常數(shù)材料。在集成電路工藝中，有著極好熱穩(wěn)定性、抗?jié)裥缘亩趸枰恢笔墙饘倩ヂ?lián)線路間使用的主要絕緣材料。同時(shí)，SOI技術(shù)也意味著晶體管的成本提高了10%。此外，在晶體管本身可以處理各種錯(cuò)誤時(shí)(比如空間例子進(jìn)入通道進(jìn)行電離)，通道的特性也變得容易預(yù)計(jì)了。這樣做具有很多優(yōu)點(diǎn)：首先，這樣在晶體管通道中就不會(huì)再有不受控制的電子運(yùn)動(dòng)，也就不會(huì)對(duì)晶體管電子特性有什么影響；其次，在將閾值電壓加載到門電路上后，驅(qū)動(dòng)電流出現(xiàn)前通道電離的時(shí)間間隔也減小了，也就是說(shuō)，晶體管“開(kāi)”和“關(guān)”狀態(tài)的切換性能提高了，這可是晶體管性能的第二大關(guān)鍵性能參數(shù)；同時(shí)在速度不變的情況下，我們可以也可以降低閾值電壓，或是同時(shí)提高性能和降低電壓。（1）SOI技術(shù)在所有的解決方案中，SOI(Silicon on Insulator，絕緣層上覆硅)看上去最有前景。為了保
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1