基于fpga的usb虛擬示波器設(shè)計(jì)(參考版)
2025-06-21 16:01本頁(yè)面
【正文】 參考文獻(xiàn)[1] 張劍波. USB總線(xiàn)技術(shù)在虛擬儀器中的應(yīng)用[D]. 浙江. 浙江大學(xué), 2003.[2] 宋吉超. [D]. 西安: 西安電子科技大學(xué), 2005.[3] 四川大學(xué)電工電子基礎(chǔ)實(shí)驗(yàn)中心. CPLD/FPGA技術(shù)的現(xiàn)狀及發(fā)展前景. [4] 童詩(shī)白，（第三版）[M].高等教育出版社,2006.[5] 潘松，[M]..[6] 李英偉，.[7] （第三版）[M].清華大學(xué)出版社,2005.[8] 孫鑫，++深入詳解[M]..。在此，謹(jǐn)向?qū)煴硎境绺叩木匆夂椭孕牡母兄x！！在論文即將完成之際，我的心情無(wú)法平靜，從開(kāi)始進(jìn)入課題到論文的順利完成，有多少可敬的師長(zhǎng)、同學(xué)、朋友給了我無(wú)言的幫助，在這里請(qǐng)接受我誠(chéng)摯的謝意!最后我還要感謝我的團(tuán)隊(duì)，我們?cè)谶@次的畢業(yè)設(shè)計(jì)的制作過(guò)程中充分體現(xiàn)了合作精神，一起分擔(dān)技術(shù)難題的困擾，一起分享成功跨越的喜悅。老師淵博的專(zhuān)業(yè)知識(shí)，嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，精益求精的工作作風(fēng)，誨人不倦的高尚師德，寬以待人的崇高風(fēng)范，樸實(shí)無(wú)華的人格魅力對(duì)我影響深遠(yuǎn)。在處理分歧的過(guò)程中，我們學(xué)會(huì)了表達(dá)自己思想方法和與他人溝通的技巧。在以后的工作中，我們會(huì)一個(gè)一個(gè)的解決這些問(wèn)題，并在這條虛擬儀器的系統(tǒng)上實(shí)現(xiàn)更多的功能：如邏輯分析儀、信號(hào)發(fā)生器、頻譜分析儀等在這次畢業(yè)設(shè)計(jì)的設(shè)計(jì)過(guò)程中，我們反復(fù)地研究了虛擬示波器的原理，討論了模塊構(gòu)成和設(shè)計(jì)方案。隨著學(xué)習(xí)的深入，我將基于市場(chǎng)重新審視每一個(gè)需求，為每一個(gè)電子產(chǎn)品選擇最優(yōu)的技術(shù)加以應(yīng)用。通過(guò)本次設(shè)計(jì)，使我了解了虛擬儀器的發(fā)展現(xiàn)狀和前景，為以后的發(fā)展提供了一個(gè)清晰的方向。當(dāng)與一個(gè)USB設(shè)備建立連接后，CCyUSBDevice對(duì)象的端點(diǎn)成員變量提供了一個(gè)與設(shè)備端點(diǎn)進(jìn)行通信的橋梁。++語(yǔ)言使用的與驅(qū)動(dòng)程序通信的函數(shù)庫(kù)，它提供了一個(gè)簡(jiǎn)單而豐富和USB設(shè)備通信的C++編程接口。USB通信部分，負(fù)責(zé)向下位機(jī)的發(fā)送命令和讀取下位機(jī)上傳的數(shù)據(jù)。左邊的的圖形界面部分完成波形曲線(xiàn)、當(dāng)前通道狀態(tài)、當(dāng)前水平靈敏度和當(dāng)前垂直靈敏度的顯示功能。右邊的屬性控模塊的設(shè)計(jì)采用BCGControlBar中的屬性列表類(lèi)CBCGPPropList完成了通道使能，垂直靈敏度調(diào)整，水平靈敏度調(diào)整等人機(jī)接口。大部分新的系統(tǒng)特性都是由庫(kù)的內(nèi)核自動(dòng)激活和管理的。這些都可以很容易的應(yīng)用于您的應(yīng)用程序，節(jié)省大量的開(kāi)發(fā)和調(diào)試時(shí)間。BCGControlBar是一個(gè)基于MFC的擴(kuò)展庫(kù)，您可以通過(guò)完全的用戶(hù)化操作構(gòu)成一些類(lèi)似于Microsoft Office 2000/XP/2003和Microsoft Visual （用戶(hù)工具欄、菜單、鍵盤(pán)等等）。當(dāng)前操作的FIFO讀“空”時(shí)，CY7C68013A自動(dòng)將其轉(zhuǎn)換到FPGA接口端，排隊(duì)等候?qū)懭?；并將FPGA接口隊(duì)列中下一個(gè)為“滿(mǎn)”的FIFO轉(zhuǎn)移到USB接口上，供其繼續(xù)讀出。當(dāng)操作的FIFO寫(xiě)“滿(mǎn)”時(shí)，CY7C68013A將其轉(zhuǎn)移到USB接口端，排隊(duì)等候讀?。徊SB接口隊(duì)列中下一個(gè)為“空”的FIFO轉(zhuǎn)移到FPGA接口上，供其繼續(xù)寫(xiě)數(shù)據(jù)。在USB端和外部接口端都不知道有四重FIFO。CY7C68013A所屬的EZUSB系列芯片提供了一種獨(dú)持架構(gòu)，使 USB接口和應(yīng)用環(huán)境直接共享FIFO，而內(nèi)嵌的增強(qiáng)型8051微控制器可不參與數(shù)據(jù)傳輸，但允許以FIFO或 RAM的方式訪問(wèn)這些共享FIFO，這種被稱(chēng)之為“量子FIFO”的處理架構(gòu)，較好地解決了USB高速模式的帶寬問(wèn)題。值得注意的是，端點(diǎn) 8能配置為每幀512 B，而端點(diǎn) 6卻能配置為每幀512B或1024B，并可配置為 4級(jí)，這樣EP2或EP6最大能配置為4 kB的緩存。OUT、EP1 I N、EP1OUT、EPEPEP6和EP8。增強(qiáng)性 8051內(nèi)核完全與標(biāo)準(zhǔn) 8051兼容，而性能可達(dá)到標(biāo)準(zhǔn) 8051的 4倍以上。 // enable dual autopointer feature AUTOPTRSETUP |= 0x01。//自動(dòng)IN的長(zhǎng)度為1024 Bytes SYNCDELAY。 SYNCDELAY。 SYNCDELAY。 SYNCDELAY。 SYNCDELAY。 EP2FIFOCFG = 0x0C。 FIFORESET = 0x00。 FIFORESET = 0x08。 FIFORESET = 0x06。 FIFORESET = 0x04。 FIFORESET = 0x02。 FIFORESET = 0x80。 EP2CFG = 0xE8。 REVCTL = 0x03。 IFCONFIG = 0xCB。 // Enable remotewakeup // set the CPU clock to 48MHz CPUCS = ((CPUCS amp。= ~bmBPEN。一方面上位機(jī)的命令碼下傳，采用USB協(xié)議中的控制傳輸，在固件程序中響應(yīng)命令碼，執(zhí)行相應(yīng)的操作，發(fā)命令給FPGA控制模塊；另一方面FPGA中的數(shù)據(jù)上傳，采樣USB協(xié)議中的塊傳輸，在固件程序中將USB通信模塊CY7C68013A配置為Slave FIFO模式，使數(shù)據(jù)傳輸脫離內(nèi)部CPU的干涉，提高數(shù)據(jù)傳輸?shù)乃俣取．惒綄?xiě)操作的時(shí)序圖如圖8圖8 FIFO模式異步寫(xiě)操作時(shí)序圖為了把數(shù)據(jù)連續(xù)的寫(xiě)入U(xiǎn)SB通信模塊的FIFO，要在FPGA里面實(shí)現(xiàn)一個(gè)狀態(tài)機(jī)，此狀態(tài)機(jī)的狀態(tài)圖如圖9圖9 FIFO模式異步寫(xiě)操作狀態(tài)機(jī)的狀態(tài)圖狀態(tài)0：停止?fàn)顟B(tài)。CY7C68013A有三種可用的接口模式：端口、GPIF主控和從屬FIFO，本次采用的是從屬FIFO模式。 USB控制器此模塊控制USB通信
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1